桌面智慧屏-嵌入式Linux项目实战 手把手教你_哔哩哔哩_bilibili

课程介绍与项目概述

• Linux技能价值：众多产品基于Linux开发，掌握后快速就业。
• 课程项目：从零开发智能评项目（大厂真实万级项目）。
• 学习内容：从硬件到软件研发全流程，从一个闪把开始。
• 技能应用：
  • 年290同学的业设计。
  • 接线目（开通师）。
  • 开发技术产品。
  • 独立开发高工产品，轻松拿下月星奥兰老婆（疑似高薪offer）。

课程学习路线与项目功能

• 四条学习路线：支持快速复刻、多层板卡硬件、Linux系统应用开发、悬赞开发等选择。
• 项目功能：
  • 桌面小组件：看时间、天气、四次表、闹钟、方向时钟。
  • 工作工具：一件一件进入工作模式。
  • 可扩展性：开发小游戏，或改造成iPhone20。
• 未来扩展：自能力电、无线热气、无线开光，提升可玩性。

智慧屏项目后续更新

• 海外众筹好消息：基于智慧屏扩展的产品，在海外众筹平台25天内筹资金额远超预期，超过目标。

智慧屏项目技术验证与开源更新

• 技术落地验证：海外众筹的成功不仅是对产品的认可，更验证了课程所学技术的市场价值，证明了其具备实际落地能力。
• 课程持续进化：课程内容本身处于动态迭代中，将持续更新以适配新的技术趋势。
• 全新蓝牙音箱功能：
  • 功能已正式上线。
  • 官方已完全开放相关的工程源码与开发文档，方便学习者进行研究与复刻。

蓝牙音箱功能文档指南

• 资源位置：文档入口在课程资料中。
• 文档内容：
  • 快速体验蓝牙音箱功能。
  • 深挖代码解析。
  • SDK详细说明与demo实现。
  • 核心代码快速应用与运行指南。

智慧屏Linux AI小智功能

• 功能概述：在Linux智慧屏上实现类Linux的AI小智交互功能，通过语音与智慧屏直接对话。
• 学习价值：该项目是极佳的学习载体，涵盖多项核心技术：
  • 音频相关开发
  • WebSocket网络编程
  • 编解码器应用
  • 多进程并行处理
• 交互实现：AI小智功能已集成至系统菜单，用户可直接通过智慧屏界面触发并进行实时对话。

智慧屏视频播放功能集成

• 功能扩展：继AI小智后，项目新增视频播放器功能，旨在展示如何在LVGL图形库中集成视频播放能力。
• 学习价值：该功能作为实践案例，直观展示了嵌入式图形界面与多媒体解码的结合，通过观察代码实现，可以深入理解LVGL框架下的视频渲染处理逻辑。

智慧屏86屏硬件方案

• 官方推出86屏硬件方案。
• 不只是屏幕尺寸改变，学完整课程后可扩展更多多样化应用场景开发。

SDK 驱动适配与系统定制文档

• 更新内容：SDK的驱动适配和系统定制部分文档已更新。
• 文档用途：参考学习触摸屏（TP）、屏幕、WiFi、音频等功能的适配。
• 扩展资源：群内学习伙伴的学习笔记，作为补充参考。

课程学习资源与互动机制

• 学习资源同步：课程的所有更新内容（如新功能、代码迭代）均会对已加入课程的学员免费同步。
• 互动与反馈：
  • 鼓励学员在评论区分享感兴趣的项目或功能建议，这些建议可能成为后续更新的开发方向。
  • 通过点赞与互动支持课程持续更新与迭代。

智慧屏硬件开箱与快速上手

• 开箱流程：
  • 收到快递后拆箱，内有三部分东西。
  • 第一部分：一个屏幕。
• 快速体验：
  • 确认硬件完整后，通过实际操作体验板卡功能，作为Linux软件开发基础。

智慧屏硬件装配清单

• 组件构成：
  • 智慧屏主体（含屏幕、板卡、扬声器等已预装配的完整体）
  • Type-C 数据线
  • 充电头适配器
• 装配状态：所有核心组件均已在出厂时完成封装，开箱即可作为完整终端使用。

智慧屏硬件接口与连接

• 接口布局：

  • POWER：供电接口，用于连接电源。
  • DEBUG：调试口，用于系统调试与开发。

• 连接步骤：

  1. 打开智慧屏背部的支架。
  2. 使用 Type-C 线缆连接至 POWER 接口。
  3. 将线缆从支架侧面引入，确保连接稳固。

智慧屏硬件上电与启动流程

• 电源连接：
  • 将适配器连接至电源，随后将Type-C线接入智慧屏背部的 POWER 接口。
  • 接入电源后，背部的 电源指示灯 会亮起，标志着设备已通电。
• 系统启动：
  • 翻转屏幕至正面，设备会自动进入开机引导流程。
  • 首次启动完成后，屏幕将进入主界面，显示时间及功能菜单。
• 网络配置：
  • 首次开机进入主界面后，系统会自动检测并提示进行 WiFi 配置（由屏幕上的WiFi图标状态指示）。

智慧屏WiFi网络配置

• 配置入口：在主界面菜单中找到并点击带有WiFi符号的设置图标。
• 操作逻辑：
  • 进入WiFi设置列表后，系统会自动扫描可用网络。
  • 选择目标网络并输入密码即可完成连接。
• 状态显示：
  • 首次配置时，WiFi图标会根据连接状态发生颜色变化（如连接成功后图标颜色会改变，便于直观识别）。

智慧屏WiFi配网详细流程

• 输入配置信息：在WiFi设置界面，通过屏幕键盘输入路由器的账号和密码。

  • 注意事项：仅支持 2.4G 频段的WiFi网络。
  • 替代方案：若无路由器，也可使用手机开启热点进行连接。

• 连接与反馈：

  1. 输入完成后点击“确定连接”。
  2. 系统进入连接界面，完成后点击返回主页。
  3. 状态判断：主界面上的WiFi图标变为 蓝色，即表示联网成功。

智慧屏天气与时间同步设置

• 时间同步：联网成功后，设备会自动同步网络时间。
• 城市天气配置：
  • 在主菜单中进入“城市设置”。
  • 选择对应的城市，系统将自动更新该地区的天气信息。
• 表盘显示设置：
  • 进入“表盘设置”菜单。
  • 可选择显示方式，支持“文字+数字”组合显示模式。

智慧屏番茄钟与闹钟功能

• 功能设置：
  • 支持设置番茄钟与闹钟时间。
  • 时间到达后，设备会通过响铃进行提醒。
• 静音操作：
  • 若需关闭闹钟响铃，可在主菜单界面向下滑动，进入控制中心调整音量或亮度。
• 快捷控制中心：
  • 主菜单下滑可调出系统设置，包含音量（Volume）与亮度（Brightness）的调节滑块，便于快速根据环境调整设备状态。

智慧屏系统交互与休眠机制

• 系统控制中心：
  • 在主界面向下滑动可调出控制面板，支持实时调节音量与屏幕亮度。
  • 若系统静音，需将音量滑块调至最高以恢复音频输出。
• 休眠与唤醒逻辑：
  • 自动休眠：若界面在60秒内无任何操作，系统将自动进入休眠状态。
  • 唤醒操作：在休眠状态下，点击屏幕任意位置即可唤醒设备。
• 菜单导航：
  • 通过向上或向下拉动界面，可访问不同的系统功能设置与菜单选项。

智慧屏HID快捷键功能

• 功能入口：在系统菜单中点击HID快捷键图标进入。
• 图标映射：
  • 每个图标对应电脑端固定快捷键组合，从左到右排序。
  • 示例：
    • 第一个：Ctrl + O + A
    • 第二个：Ctrl + O + B
• 使用说明：图标默认固定，后续需记忆对应关系。

智慧屏图标更换与快捷键配置文档

• 文档内容：将单独发布文档，指导更换屏幕图标及配置电脑快捷键。
• 后续更新：文档贴出后，即可按屏幕图标触发电脑对应快捷键。

智慧屏内置小游戏功能

• 功能扩展：系统内置小游戏相关功能。
• 交互体验：点击屏幕直接启动内置小游戏。

智慧屏模拟器功能

• 退出操作：按左下角退出，返回主界面。

智慧屏VLMAX组网功能

• 产品联动：需其他传感器模块联动，目前模块尚未发布，待后续同步。
• 小游戏部分：这是小游戏部分的功能。

智慧屏电源供电注意事项

• 供电限制：
  • 严禁仅通过电脑的USB接口连接 DEBUG 口进行供电。
  • 原因：智慧屏在运行过程中（尤其是屏幕背光开启时）峰值电流需求可达 400毫安 以上，普通电脑USB接口通常无法提供足够的电流。
• 故障现象：若供电不足，设备在启动后会立即进入“复位-重启”的循环状态。
• 建议方案：必须使用独立的电源适配器连接 POWER 接口，以确保设备供电稳定。

智慧屏固件定制与Bug反馈

• 固件自定义：启动Logo和内置应用可更换，后续课程教授开发自定义固件方法。
• 产品定位：板卡为教学产品而非商业成品，整体体验可能不佳，存在Bug风险。
• 问题反馈：遇到Bug可在交流群反馈，后续逐步优化。
• 背板标识：板卡背面有ISTLOW等标识符（含义待详解）。

智慧屏板卡接口功能详解

• POWER：电源引脚，用于设备供电。
• DEBUG：调试引脚，后续 solo 操作均通过此引脚进行。
• IST：复位按键，按下后板卡会执行复位重启。
• LOW：下载模式按键，若要刷系统时，按住 LOW 按键同时轻按 IST 按键即可进入。
• BDN：额外按键（具体功能待后续说明）。

智慧屏板卡侧面接口与组件布局

• 接口与组件功能分布：
  • 扬声器：位于板卡一侧，用于音频输出。
  • MIC接口：板卡侧面设有麦克风输入孔（两个孔位）。
  • 散热孔：板卡上下侧均设有散热孔，确保长时间运行的散热需求。
  • 预留串口：板卡侧面设有预留的日字串口，用于底层调试。
• 非功能性接口：
  • 部分接口在当前教学阶段无实际功能，可忽略不计。

课程提供的硬件/软件学习路线

• 全栈学习路径（硬件+软件）：
  • 从需求分析开始 → 硬件设计与调试 → Linux系统编程 → LVGL应用编程 → 最终实现线模功能开发。
• 专注路径选择：
  • 只关注硬件开发：仅学硬件部分。
  • 只关注软件开发：仅学软件部分。

硬件路线焊接工具准备

• 准备工具：选择硬件学习路线需备齐焊接材料，如电烙铁、万用表、镊子、焊锡、助焊剂等。
• 获取方式：可在淘宝搜索购买。
• 后续资源：将提供工具清单表格作为参考。

网卡硬件学习准备

• 网卡开发准备：
  • 拼单购买网卡套件。
  • 准备一台电脑和一根Type-C线即可学习网卡开发。
• 硬件路线前提：
  • 已掌握立创EDA绘制两层PCB板卡基础。
  • 课程涉及四层PCB绘制，需了解简单基础。

零基础学习路径建议

• 零基础建议：先学习复刻蓝牙打印机的板卡（另一套课程）。
• 项目特点：采用两层板卡设计，焊接更简单。
• 学习顺序：掌握此基础后再学本Linux课程，上手更容易，否则可能有些点听不懂或实现不了。

零基础学习路径建议

• 有基础：最好具备单片机开发基础。
• 零基础路径：
  • 先学习C5132系列课程（一套版的基础课程）。
  • 内容包括单片机基础、C语言编程、开发环境搭建等。
  • 掌握后，学习Linux教程会更容易上手。

课程技能扩展应用场景

• 汽车领域：新能源车仪表盘、智能座舱小屏（使用LittlevGL/LVGL）。
• 智能家居：冰箱屏、智能家具小屏。
• 公共设施：公共场所小屏、自助终端。
• 新兴领域：机器人中控屏、工业上位机、方案测试上位机、树莓派复评产品等。
• 开发潜力：学习完后，用掌握技能开发上述类似产品。

智慧屏项目需求分析与功能规划

• 产品定义：打造一款个人桌面助理屏，兼具触控交互、信息展示与设备控制功能。
• 核心功能需求：
  • 基础显示：支持查看时间、天气，并可自定义显示方向与时钟样式。
  • 交互控制：支持触控操作，具备音量与屏幕亮度调节功能。
  • 扩展应用：
    • HID快捷键：通过硬件快捷键提升电脑操作效率。
    • BLE Mesh组网：支持多设备联动控制。
    • 小游戏：支持后续功能扩展。
• 硬件形态要求：
  • 采用长条形屏幕设计，适配桌面放置场景。
  • 造型需具备科技感与美观度。

智慧屏项目开发流程

• 开发路径：从需求分析出发，经历硬件设计与调试、Linux系统编程、LVGL应用开发，最终实现完整终端产品。
• 产品定位：本课程项目为教学演示产品，旨在通过实际开发流程帮助学习者掌握Linux嵌入式开发技能，而非直接商用的成品。

屏幕硬件选型

• 桌面放置需求：选择长条形带状屏幕，便于桌面或墙面摆放。
• 最终方案：6.9英寸屏幕。
• 选型依据：根据产品需求和外观决定。
• 技术限制：屏幕较大，一般的SPI接口驱动不起来。

屏幕接口与触控选型细节

• 接口标准：
  • 迷笔接口。
• 触控功能 (TP)：
  • 选型需带TP（触摸屏）功能。
  • 左边：不带触摸屏，无TP玻璃。
  • 右边：黑色外框上贴TP，多一根iPhonec接口线。

芯片音频模块与接口初步了解

• 音频模块需求：芯片需内置音频模块支持音量控制；播放声音需外接扬声器。
• 接口初步了解：如SDIO或MIPI等接口，后续章节详细讲解，现只需知道存在即可。

智慧屏USB与BLE扩展接口

• USB接口预留：方便屏幕连接电脑，实现电脑软件的打开与关闭控制。
• BLE Mesh蓝牙模组：用于通过屏幕控制其他子设备。
  • 模组选型：MX02模组，组成一体，支持一组四重工作。
• 其他功能：时间、番茄钟等，可用硬件层面实现。

主控芯片不适配分析

• 选型疑问：能否使用 STM32 F103 类芯片？
• 不适配原因：
  • 主频太低：无法驱动大尺寸屏幕，刷新率不足。
  • 无音频编解码器：缺少音频处理能力。

主控芯片最终选型

• 选型过程：综合前述需求，拆解竞品方案，咨询多家芯片原厂。
• 最终选择：人质 T113-S3 芯片方案。
• 排除原因：STM32类低性能芯片不行，高性能版性价比不高。

T113-S3 芯片内存与接口特性

• 内核与内存：7内核，内置128MB DDR3（远超F103的几十k/300k）。
• 显示接口支持：MIPI、RGB屏、LVDS屏。
• 音频：支持音频codec。

T113-S3 外设支持与SDK

• 外设支持：SDL、USB 等外设均支持。
• Linux SDK：官方提供，集成丰富工具（如 LVGL），方便快速开发。

其他国产芯片备选

• 选项：瑞芯微 RK308、两八颗 等国产方案可选。
• 推荐：T113-S3 综合性价比与性能最佳。

T113-S3 价格与规格书参考

• 价格优势：二三十块即可搞定。
• 规格来源：下方部分从 D113 规格书解出，感兴趣可自行了解功能模块。
• 讲解安排：后续具体模块讲解时，再说明每个模块功能与用法。
• 方案衍生：本产品参考其官方解决方案衍生。

智慧屏最终硬件选型方案

• 主控芯片：T13S3。
• WiFi模组：RT18723DS。
• 屏幕：6.9寸强调屏幕。
• MuleMass模组：NX02。
• 音频：公放芯片 + 扬声器。

最终得到框图，后续讲解原理图。

智慧屏硬件框图组件详解

• 调试接口：预留 Type-C 接口，用于调试。
• 显示屏：6.9寸屏幕，采用 MIPI 接口，带 TP（触摸）功能，使用 MIPI-TP 和 iPhonec（I2C）。
• 背光控制：LCD 点亮后无背光无法显示内容，因此需背光控制电路。

智慧屏存储与音频系统设计细节

• 存储方案设计
  • 选用 SPI Flash 作为存储介质。
  • 选型逻辑：主控芯片 T113-S3 虽然内置 128MB DDR3 内存，但不具备内置 Flash，因此必须外挂 Flash 来存储应用及相关资源。
• 音频输出链路
  • 采用音频功放芯片连接扬声器的方案。
  • 通过音频功放芯片处理音频信号，实现声音的有效输出与驱动。

智慧屏蓝牙WiFi与电源方案

• BLE Mesh组网：通过一个窗口连接NX02模组实现。
• WiFi功能：通过SDIO接口连接RT168723模组实现。
• 电源管理：T113-S3芯片需多种不同电压的电平供电，使用电源管理芯片输出相应电压驱动芯片及外设。

智慧屏硬件方案总结与后续规划

• 方案参考价值：本次设计的硬件方案将作为后续绘制原理图与PCB设计的蓝本，后续课程将详细拆解每个模块的芯片选型逻辑与接口应用。
• 学习建议：
  • 若对特定芯片选型或接口功能存在疑问，不必在此阶段纠结，后续课程会进行专题讲解。
  • 重点在于理解硬件框图的逻辑关系，而非死记硬背每个元器件的型号。
• 设计演进：
  • 硬件框图是连接需求与物理实现的桥梁。
  • 明确了从调试接口、显示控制、存储扩展、音频链路到电源管理的完整信号流向。

硬件设计

EDA环境搭建

• 工具选择：推荐使用 嘉立创EDA专业版，其操作简单，适合初学者快速上手。
• 学习路径：
  • 若不熟悉EDA安装与基础用法，建议先回顾课程的基础部分。
  • 优先学习EDA制板流程，掌握软件基本操作。
• 资源获取：
  • 软件下载地址：https://iceda.cn/
  • 课程中的原理图与PCB设计均基于该专业版软件进行绘制。

硬件设计学习准备

• 项目现状：需求分析已完成，最终确定采用 全志 T113-S3 芯片方案，并配合外设选型。
• 课程衔接：后续课程将直接进入硬件设计阶段，重点演示如何使用EDA工具进行原理图绘制与PCB工程搭建。

EDA环境搭建步骤

• 学习建议：基础用法不熟，先回打印机课程学习绘制最简单两层板及元件使用，本课程进阶，讲解较快。
• 搭建方法：
  • 官网下载：打开官网，点击立即下载按钮。
  • 版本选择：专业版（课程使用），标准版可选；根据系统版本下载对应安装包（如ES1的NMount）。
  • 备选：直接下载安装包。

EDA本地版与在线版比较

• 在线版：浏览器直接设计原理图和PCB。
• 本地版优势：支持更多数量和更多功能。
• 建议：学习时优先使用本地版绘制。
• 安装指南：官网提供视频教程，下拉查看详细流程。

EDA环境搭建步骤（续）

• 安装步骤：
  • 下载安装包后双击运行。
  • 点击“是”。
  • 点击“下一步”。
  • 点击“我同意”。
  • 选择安装路径，点击“下一步”。
  • 选择快捷方式，点击“下一步”。
• 激活：
  • 首次安装需要激活。
  • 激活文件在下载页面的下方。
  • 下载激活文件，可能需要登录。

EDA工具首次打开与模式设置

• 安装后：桌面出现软件图标，双击打开。
• 首次激活：弹出机器码界面，下载许可证文件，复制机器码填写即可（流程简单）。
• 模式设置：点击设置，选择在线或棒离线模式。
  • 注意：全离线模式下，绘制原理图时可能搜不到部分元器件。

嘉立创EDA项目工程创建与命名规范

• 创建工程：在EDA工具首页点击“新建工程”即可启动项目设计。
• 命名建议：
  • 尽量使用英文命名（如 Smart_Screen_T113），避免使用中文或特殊符号，防止在后续编译或路径识别中出现乱码及报错。
  • 路径选择：工程存放路径同样应避免包含中文，以确保软件运行的稳定性。
• 项目启动：输入工程名称与描述后，点击确定即可进入原理图绘制界面。

EDA原理图多页创建

• 工程查看：创建成功后，右侧工程设计处可见板卡、原理图和PCB。
• 默认原理图：双击原理图，默认创建一个页面。
• 页面重命名：修改页面名称（如hold）。
• 多页设计原因：项目模块较多（如主控芯片、显示、WiFi），单页画不下。
• 设计策略：创建多个原理图页面，每个页面绘制一个模块。

EDA工程创建完成与原理图绘制过渡

• 工程状态：多页模块化设计完成后，工程创建完毕。
• 下一阶段：进入原理图绘制。

智能屏与单片机原理图绘制差异

• 相似性：绘制过程基本相同，原理一致。
• 差异点：
  • 智能屏原理图模块更多。
  • 面积更小（相对单片机）。

T113-S3 芯片封装选型

• 封装类型：LQFP128。
• 选型优势：相对于其他封装，更适合新手焊接。
• 查看方法：在嘉立创EDA搜索 T113-S3 芯片，即可查看封装外观。

T113-S3 芯片工程绘制方式

• 三种方式：讲解如何在工程中绘制芯片。
• 第一种（不推荐）：传统新建元件，从零手工绘制封装和符号（参考芯片数据）。
  • 风险：芯片复杂，手工易画错标识，导致板卡测试验证时故障难排查。
• 推荐：使用光方（厂商）提供的元件。

T113-S3 芯片官方库导入方法

• 商品编号搜索：在立创商城芯片页面复制商品编号。
• EDA库导入：工程中打开库选项卡，点击立创商城，粘贴编号搜索，或直接输入T113-S3/TN3S3。
• 预览与放置：搜索结果显示先方器件，右侧预览符号与封装效果，点击放置至原理图区。

芯片符号与引脚功能标识

• 官方符号局限性：在工程中导入的官方芯片符号通常仅显示引脚名称，缺乏对各引脚具体支持功能的直观标注（例如哪些引脚支持LCD或SD卡）。
• 功能查询：若需明确引脚定义，需参考官方提供的 Pin Map（引脚映射图）文档，该图详细展示了每个引脚所属的模块及功能。
• 原理图绘制优化：
  • 若希望原理图更易于阅读，可手动修改或创建符合需求的符号，将引脚按功能模块分组。
  • 在EDA工具中，可直接右键点击元件选择编辑，对符号进行自定义修改，以提升后续电路设计的清晰度。

WiFi模块框图绘制演示

• 符号编辑：将符号设置为正方形，按模块划分对应引脚。
• 引脚复制：选择WiFi+PT模块引脚6-11，copy并放置到模块框内。
• 模块标识：在框中放置图形和文本，标注WiFi模块。

导入第三方原理图库文件

• 导入流程：
  • 在EDA工具主页的工程设计区，右键点击或通过菜单选择“导入” -> “导入嘉立创EDA专业版”。
  • 选择已下载的官方或第三方提供的工程文件（如 .zip 或 .epro 格式）。
• 库文件管理：
  • 若系统提示未创建元件库，需根据向导新建一个“个人库”。
  • 导入后，元件会自动关联至工程，确保原理图符号与封装的一致性，减少手动绘制带来的错误风险。

硬件设计工程导入与个人库创建

• 导入操作：
  • 在工程界面点击“导入”，选择对应格式文件后，系统会自动解析并加载器件信息。
• 个人库的作用：
  • 当工程缺少依赖库时，创建个人库可以将自定义或导入的元件进行分类存储，便于后续项目的复用与管理。

芯片元件导入与放置操作

• 路径选择：选择含中文或符号的路径，点击保存。
• 导入步骤：点击导入。
• 符号命名：保持T113-S3（或类似），点击保存。
• 库查看：网站左下角点击库 → 个人库（器件），可见刚导入元件。
• 放置元件：点击放置，将T113-S3芯片放入原理图。
• 清理：选中临时芯片，按Delete删除。
• 完成：导入与放置结束，可继续后续设计。

PCB 布局与 3D 预览

• PCB 转换：在原理图绘制完成后，点击工具栏右上角的转换按钮，即可将原理图转换为 PCB 设计。
• 应用修改：在转换过程中，通过“应用修改”功能将原理图中的元器件布局同步至 PCB 编辑界面。
• 3D 视图：在 PCB 界面点击 3D 预览，可直观查看芯片（如 T113-S3）及其他元器件在板卡上的实际物理封装与布局形态，便于检查封装是否正确。

原理图后续规划

• 外围电路设计：主控芯片原理图放置完成后，后续重点在于绘制芯片的外围电路，即构建系统的最小运行系统。
• 模块化设计：后续将通过拆解各个功能模块（如电源、存储、音频等）来逐步完善整个系统的原理图。

主时钟电路设计

主时钟电路构成

• 核心组件：由一个24MHz的晶振和两个12pF的电容组成。
• 设计目的：为系统提供精确的基准时钟信号，确保主控芯片正常运行。

最小系统设计概念

• 定义：最小系统是指让主控芯片能够启动并运行的最简外围电路集合。
• 组成部分：
  • 电源电路：为芯片提供稳定的工作电压。
  • 时钟电路：提供基准频率。
  • 复位电路：确保系统上电后从初始状态开始运行。
  • 烧录相关模块：如Flash电路，用于存储固件。
• 设计流程：先绘制主控芯片，再逐步添加这些必要的外围电路模块，直到系统能够正常运行。

T113-S3最小系统外围电路

• Flash电路特殊性：T113-S3无内置Flash，需绘制外部Flash电路存储固件。
• 与全志芯片比较：原理相同，仅性能更优。
• T113系列手册：覆盖T113-S3与T113-I，设计时区分型号适用内容。

T113-S3 时钟模块概述

• 时钟部分构成：主时钟 + 低速时钟。
• 时钟输出功能：芯片可输出时钟信号给外部模块；不用时忽略，引脚浮空。
• 设计参考：查阅原理图设计指南目录下时钟章节。

主时钟电路设计细节

• 引脚连接：24MHz晶振连接至芯片的 DXIN 和 HXOUT 引脚。
• 选型关键参数：
  • 频率：必须选择 24MHz。
  • 精度（频差）：建议选择 正负10ppm 的晶振。
    • 原因：若频差过大，会导致时钟信号不准，进而引发系统时钟不同步，导致芯片无法正常运行或无法启动。
  • 负载电容：需配合 12pF 电容使用。
• 选型策略：
  • 在立创商城搜索时，优先筛选频率、频差和负载电容这三个核心指标。
  • 其他非关键参数对系统影响较小，可根据实际库存情况选择。

主时钟晶振元件导入与放置

• 具体选型示例：选择第一颗晶振，频率24MHz、频差10ppm、负载电容12pF。
• 参考依据：芯片手册提供的参考电路。
• 导入步骤：
  • 复制金正编号。
  • 打开1.8版EDA，在立创商城位置搜索编号。
  • 收藏后，点击放置于芯片下方。
• 图纸调整：在设计菜单点击，进入图纸预设修改大小。

主时钟晶振电容选型与放置

• 电容选型：配合24MHz晶振，需选择 12pF 的负载电容。
• 搜索与获取：
  • 在EDA库中直接搜索 12pF。
  • 封装大小选择 0603，适合手动焊接。
• 放置操作：将两颗12pF电容分别放置在晶振引脚两侧，连接至地（GND），完成主时钟电路的闭环设计。

主时钟电路电阻选型与放置

• 选型细节：12kΩ（12批法），0603封装（尺寸较大，便于焊接）。
• 精度要求：优先正负1%精度。
• 搜索导入：
  • 立创商城搜索 12kΩ 0603 正负1%（本地不易找到）。
  • 课程使用这两个型号，复制编号导入EDA。
• 放置操作：导入两个电阻，按官方设计指南放置于原理图中，完成连接。

主时钟电路晶振引脚连接与网络标识

• 晶振引脚连接：
  • 24MHz晶振的两个引脚分别连接至芯片的 DXIN 和 HXOUT 引脚。
  • 晶振本身无方向性，可根据布局需求旋转调整。
• 电路接地与网络设置：
  • 晶振外壳及两个12pF电容的一端连接至GND。
  • 晶振引脚与芯片连接线添加网络标签（Net Label），如 NET1 和 NET2，符合原理图规范。
• 引脚功能验证：
  • 参考官方 Pin Map 文档确认 DXIN 和 HXOUT 功能。
  • 不明确时添加文本框或网络标签，提升可读性。

主时钟电路网络标签连接操作

• 标签规范：使用大写，如DSR。
• 引脚连接：晶振引脚连接至DS IN这边，接地和DS R的接地。
• 走线操作：按W键进行走线。
• 网络标签设置：将两个点通过网络标签连接至芯片的DS IN和DS R，按W拉长线条，再添加下一个标签。

主时钟电路布局美化与最终连接

• 位置优化：调整晶振、电容位置，使布局更美观。
• 元件确认：24MHz金正晶振 + 两个12pF 8±1%精度电容。
• 引脚连接：晶振1、3脚通过网络标签连接至T113-S3对应引脚；2、4脚直接接GND。
• 电路完成：形成闭环，参考文档或光方设计验证。

参考工程导入与导航使用

• 适用场景：原理图绘制不确定或需验证时，使用文档提供的参考工程。
• 下载与导入：从文档下载参考工程，通过文件菜单选择导入嘉立创EDA专业版。
• 保存操作：导入后用新名称（如DL3-S3）保存，在新窗口打开。
• 工程导航：打开后在左侧导航找到对应页面（如魔坏），双击查看参考原理图内容。

低速时钟电路设计

低速时钟电路构成

• 核心组件：34.768KHz 晶振 + 两个电容 + 10MΩ 电阻。
• 设计依据：T113-S3 硬件设计指南要求主时钟外额外配置低速时钟。

电路绘制复用技巧

• 复制操作：选中现有电路，按 Ctrl+C 复制，Ctrl+V 粘贴至工程中。
• 效率与校验：节省时间后，逐个对比引脚连接与网络标签，确保无漏接或错接。

RTC 低速时钟电路设计

• 核心组件：32.768kHz 金正晶振 + 两个 12.5pF 负载电容。
• 关键参数：晶振精度 正负20ppm，手册建议负载电容 12.5pF。
• 选型与导入：立创商城搜索 32.768kHz，选择金正品牌，复制编号导入EDA工程，放置至原理图。

低速时钟晶振与电容放置

• 晶振放置技巧：搜索晶振后放置至原理图，按空格键旋转方向，便于绘制；可参考工程中电路布局。
• 负载电容选型：建议12.5pF，实际使用接近值12pF，0603封装，±1%精度。
• 电容放置：导入两个12pF电容，置于晶振上下两侧，形成电路闭环。

低速时钟电路连接与网络配置

• 引脚连接逻辑：
  • 32.768KHz 晶振两端分别连接至芯片的 X32IN 和 X32OUT 引脚。
  • 晶振两侧的负载电容（通常为 12pF）一端接地，另一端分别连接至晶振的两个引脚。
• 网络标签应用：
  • 为 X32IN 和 X32OUT 添加网络标签（如 S32K_IN 和 S32K_OUT），确保原理图逻辑清晰。
  • 即使晶振本身无极性，通过网络标签连接至芯片对应引脚可增强原理图的可读性与规范性。
• 电路绘制技巧：
  • 利用网络标签连接晶振引脚与芯片引脚，避免过长的连线造成图纸混乱。
  • 确保所有接地引脚（晶振外壳及电容接地端）通过接地符号与系统 GND 网络连通。

RTC 低速时钟电路电阻配置

• 电阻作用：在 32.768kHz 晶振电路中，除了晶振和负载电容外，还需要并联一个 10MΩ 电阻。
• 设计必要性：该电阻用于为振荡电路提供偏置，确保晶振在起振时能够保持在稳定的工作状态，防止电路无法起振或工作不稳定。
• 选型与放置：
  • 在立创商城搜索并选择 10MΩ 电阻。
  • 将电阻并联在晶振的两端，与晶振引脚及负载电容形成完整的振荡回路。

原理图绘制与工程复用技巧

• 元件库复用：当原理图绘制不确定时，可直接参考官方提供的工程文件，通过复制（Ctrl+C）并粘贴（Ctrl+V）现有电路模块到自己的工程中，能显著提高效率并降低错误率。
• 校验流程：复用后必须逐一核对引脚连接、网络标签及元器件参数，确保与芯片手册要求完全一致。
• 布局美化：通过调整元件位置和规范网络标签（如使用统一的大写字母命名），提升原理图的可读性，使其逻辑结构更加清晰。

复位电路原理与组成

• 核心功能：为系统提供稳定的初始复位信号，确保系统从已知状态启动。
• 主要组件：
  • 上拉电阻：维持复位引脚的高电平状态，防止误触发。
  • 去抖电容：滤除按键产生的毛刺信号，确保复位信号的稳定性。
  • ESD保护器件：防止静电放电损坏芯片引脚。
  • 复位按键：提供人工手动复位功能。

复位电路设计要点

• 电路逻辑：
  • 上拉电阻连接至 VCC3.3，另一端与复位引脚及电容并联。
  • 电容一端接地，起到平滑电压的作用。
  • 复位按键并联在复位信号线与地之间，按下时将复位引脚拉低至地，触发复位。
• ESD防护：ESD保护二极管通常跨接在复位信号线与地之间，用于吸收异常电压尖峰。

系统复位电路引脚定位

• 设计依据：T113-S3硬件设计指南有系统复位电路描述。
• RESET引脚定位：
  • 数据手册第4章（引脚描述）中，第27号引脚为RESET引脚。
  • 在参考工程中确认27号引脚对应RESET位置。

复位信号与工作逻辑

• 信号特性：RESET 引脚为低电平有效（Low Level Active），即当该引脚被拉低至地（GND）时，系统执行复位操作。
• 正常工作状态：系统正常运行时，RESET 引脚需维持高电平，以避免系统不断重启。

复位电路设计方案

• 电路结构：
  • 采用上拉电阻连接至 VCC（3.3V），确保引脚默认处于高电平。
  • 引入手动复位按键（Key），一端连接至 RESET 引脚，另一端接地。按下按键时，引脚电平被强制拉低，触发系统复位。
• 设计实现：
  • 根据硬件设计指南，将复位引脚通过上拉电阻连接至电源，使芯片引脚在空闲时默认保持高电平状态。
  • 增加按键电路，通过物理触发实现手动复位功能。

复位电路元器件选型细节

• 上拉电阻选型：
  • 参考工程用100K，本设计用10K。
  • 10K/50K/100K均可，因仅为数字信号。
  • 选10K理由：后续电路多用10K，统一减少电阻种类；对功耗影响小。
• 去耦电源电容：用100nF。
  • 调试时若电源去耦不足，可微调。
  • 此类板卡干扰小，无大问题。
• ESD防护：加ESD器件，避免手指静电损坏板卡。

ESD 管选型要点

• 位置与作用：置于复位电路最后，用于ESD保护，按键按下时拉低该点触发系统复位。
• 工作电压选型：选择能持续承受的最大电压大于系统工作电压（如3.3V），确保正常运行时管不打通，避免影响系统。

复位电路 ESD 管选型与应用

• 工作电压要求：ESD 管的持续承受最大电压必须大于系统工作电压（如 3.3V），确保在正常电路运行时管子处于截止状态，避免误导通干扰系统信号。
• 电路布局逻辑：ESD 管置于复位信号线与地之间，当按键按下时，该点电平被拉低触发复位，ESD 管在此时提供静电泄放路径，保护芯片引脚免受静电损坏。

消费电子产品 ESD 管选型建议

• 选型灵活性：对于普通消费电子产品，ESD 管没有极高规格要求，通常选择 5V-30V 钳位电压范围内的器件即可。
• 高速信号注意事项：若应用于高速信号电路，需选择寄生电容极小的 ESD 管（如 3pF 以下），以减少对信号完整性的影响。
• 普通信号应用：对于复位等低速信号，寄生电容要求宽松，小于 50pF 的 ESD 管均可满足需求。

原理图绘制过渡与ESD管选型

ESD管关键参数

• 工作电压：小于5V。
• 浪涌电压：13V。
• 选型依据：根据实际需求匹配这两点，其他封装和机身电容影响小，因为低速信号。

原理图绘制准备

• 选择上拉电阻开始绘制。

Listset信号电源与去抖设计

• 拉线操作：按W键拉出线路，连接至芯片对应段。
• 网络标签：添加Listset标签，确保信号连接一致。
• 上拉电源：临时连接VCC（3.3V，后续精确标识）。
• 去抖电容：下方并联100nF硬件去抖电容（去手电容），滤除抖动。

绘制技巧：网络标签简化连接，避免长线混乱；电源先用通用VCC，后续优化。

复位电路绘制细节

• 电路连接实操：
  • 使用 W 键进行连线，将 RESET 信号引出。
  • 添加 RESET 网络标签，确保信号与芯片引脚逻辑连接一致。
  • 上拉电阻暂时连接至 VCC（后续需精确标识为 3.3V）。
  • 在复位信号线下端并联 100nF 电容，作为硬件去抖动（去手电容）设计，滤除按键触发时的抖动信号。

复位按键与ESD器件集成

• 组件布局：
  • 在去抖电容旁放置复位按键，按键一端接地，另一端连接至 RESET 信号线，实现物理拉低触发复位。
  • ESD 保护管置于复位信号线与地之间，提供静电泄放路径，保护芯片引脚。
• ESD 选型参数确认：
  • 工作电压：需小于 5V，确保正常运行时不导通。
  • 钳位电压：选型为 13V，满足浪涌防护需求。
  • 封装选择：0603 或 0402 均可，因复位信号为低速信号，寄生电容对电路影响极小。

复位电路完成绘制与总结

• 最终连接：ESD管跨接在按键两端，一端接地，完成整个复位电路绘制。
• 电路逻辑总结：
  • RESET信号为低电平有效，低电平时系统复位。
  • 上拉电阻确保默认高电平。
  • 按键按下时拉低至GND，触发复位。
  • ESD管作用：静电或浪涌时钳位电压，保护芯片引脚免损。
• 下一模块：电源模块原理图绘制。

电源系统设计

SoC 多电源域供电需求

• 多电压需求：SoC 内部包含核心、内存、模拟电路及外设接口等多个模块，各模块对电压要求不同，需独立供电。
• 电压规格：
  • 核心电压：0.95V。
  • 内存/模拟/外设：1.5V 或 1.8V（取决于具体配置），以及 3.3V。
• 设计依据：不同模块的电压需求在芯片官方硬件设计文档中有明确表格定义，需严格按照文档规格分配电源。

智慧屏电源方案概览

• 供电架构：采用多路降压（Buck）电路，将 5V 输入电压转换为 SoC 各模块所需的电压（3.3V、1.8V、1.5V、0.9V）。
• 设计思路：针对 SoC 不同模块的功耗与电压特性，分别设计独立的电源转换电路，确保系统各部分稳定运行。

电源文档参考与设计注意点

• 文档内容：汇总各模块电压需求，提供不同电压参考器件（枪考），可直接选用汇释。
• 电源泡泡区：文档下方提供，阅读方法后续讲解。
• 设计注意点：
  • DVout电源：无需设计，与芯片视频模块及VPS模块相关，本项目无额外接口。
  • D-RAM供电：T113-S3 为1.5V（A-D-H供电）。

T113-S3 具体电源电压与生成方案

• 精确电压需求（4种）：
  • 核心模块（处理器）：0.95V。
  • 内存：1.5V。
  • 模拟/音频：1.8V。
  • 外设：1.8V。
  • IO：3.3V。
• 电源生成参考（公邦实体指南）：
  • 输入电源部分：12V 输入 → 芯片转为 5V 输入。
  • 再通过芯片生成 1.5V、1.2V 或 3.3V 等。
  • 提供多个参考芯片方案，直接选用。

设计依据：芯片手册及公邦指南描述，严格参考表格设计。

T113-S3 电源设计具体实现

• 电源树分析与选型：
  • 电源芯片方案：以 DDR 电源为例，VCC-DRAM 供电使用 SY8088 或 SY8089 芯片。
  • 电流需求匹配：设计时需严格区分不同电压轨的电流负载，例如前级供电可能需要 1A，后级可能需要 2A，选型时需确保芯片电流承载能力达标。
• 电源路径裁剪：
  • 1.5V 电源路：为 DDR 供电，属于核心需求。
  • 1.2V 电源路：若不使用摄像头模组（CSI 接口），该路电源可直接裁减不用，以简化电路设计。
  • 其他电压需求：明确 3.3V、0.9V 等各路电压的实际负载需求，避免冗余设计。
• 设计原则：
  • 严格依据官方 EVB 电源树进行裁剪，仅保留项目实际用到的功能模块对应的电源路径。

多通道集成电源芯片方案

• 芯片特点：将多路独立电源芯片整合为一颗，支持四路V-in输入和四路输出。
• 电压控制：通过电阻选择控制各路输出电压。
• 优势：体积小巧，设计方便。
• 课程未采用原因：手工焊接难度大，用电脑焊体不易操作。
• 适用场景：后期设计对体积有严格要求时，可选用此类芯片。
• 参考：查看参考原理图了解电路结构。

分裂式电源器件电路搭建

• 分裂式器件特点：采用多个独立电源模块（4个魔怪），每个模块产生不同电压。
• 电路搭建说明：
  • 针对不同电流需求选型，例如 1A 用 SY8088（输出电流1A），2A 用 SY8089。
  • 可搜索芯片型号确认规格。
• 后续：基于选型搭建电路产生对应电压。

SY8088 电源芯片应用设计

• 芯片查阅与参考：
  • 在立创商城搜索 SY8088 可获取详细规格及官方 PDF 手册。
  • 设计时应直接参考手册提供的 Typical Applications（典型应用电路），这是最稳妥的设计路径。
• 电路设计要点：
  • 核心在于合理选择电感（L）和电阻（R）的阻值，这些参数直接决定了输出电压。
  • 电路结构相对简单，重点在于根据负载需求调整外围元器件参数。
• 设计实践：
  • 以实现 1.5V/1A 输出为例，严格按照手册中的参考电路进行原理图绘制与参数配置。
  • 确保设计过程中参考手册中的各项电气参数，以保证电源输出的稳定性。

SY8088 电阻选型与1.5V电路配置

• 电压调节机制：
  • 输出电压 Vout 由反馈电阻 RH 和 RL 阻值比例决定。
  • 参考芯片手册表格选型。
• 手册选型示例：
  • 1.2V 输出：4.9K + 4.9K。
  • 13.3V 输出：100K + 22.1K。
• 其他元器件：
  • 直接参考手册提供参数选型。
• 工程实践（1.5V/1A 电路）：
  • 新建独立原理图页面，避免页面堆叠。
  • 修改页面名称，按手册表格配置电阻实现目标电压。

SY8088 电路绘制实践

• 元件获取与导入：
  • 在立创商城搜索 SY8088，复制其型号代码。
  • 在 EDA 软件中搜索并放置该芯片元件到新建的原理图页中。
• 典型应用参考：
  • 严格遵循芯片数据手册中的 Typical Applications 电路图进行连接。
  • 关键元器件包括电感（L）、输入电容（Cin）和输出电容（Cout），手册中建议输入输出电容均使用 10uF。
• 参数选型规范：
  • 输出电压由反馈电阻 RH 和 RL 的阻值比决定，必须查阅手册中的选型表格进行配置。
  • 确保输出电容耐压值大于 6.3V，封装选用 0603 以适配常规设计需求。
• 设计灵活性：
  • 官方手册提供了标准参数供参考，若项目需求与手册一致，可直接复用手册推荐的阻容值，确保电源输出稳定。

电源芯片实际工程放置与引脚选型

• 工程放置实践：搜索15V电源（16V也可，能力图25V皆可），拖入工程。
• 布局方式：输入侧做左右/上下方框，更直观；有两个电源（输入去耦+输出）。
• 引脚选型要求：上方2.2mm电脚，档宽2.2mm（详绑手册，第一要求）。

SY8088 电感与电阻选型细节

• 电感选型：
  • 官方手册推荐电感值为 2.2uH。
  • 若电感封装过大，可选择 0805 封装的电感，实测电源纹波表现正常，能有效节省板载空间。
• 电阻选型：
  • 核心在于反馈电阻 RH 和 RL 的比例，直接决定输出电压。
  • 若需要调整输出电压，必须严格查阅手册中的阻值对应表。
• 设计策略：
  • 空间优化：若板载空间充足，优先使用手册推荐的大封装器件；若空间受限，可选用较小封装（如 0805）的电感，只要电气参数（电感量、额定电流）匹配，电源稳定性通常不受影响。
  • 验证：在选型完成后，通过实测确认电源输出电压稳定，确保符合 SoC 供电规范。

SY8088 多电压反馈电阻配置示例

• 调节机制：输出电压由反馈电阻（上拉电阻 + 下拉电阻）比例决定，参考芯片手册公式及推荐阻值表计算。
• 具体配置示例（手册参考值）：
  • 3.3V：150kΩ + 680kΩ。
  • 1.5V：200kΩ + 300kΩ。
  • 0.9V：300kΩ + 150kΩ。
• 设计要点：阻值组合可根据需求灵活调整，确保匹配目标电压。

SY8088 1.5V电路具体放置与流程简化

• 组织灵活性：参考官方手册组织方式，只要满足反馈公式即可，无固定要求。
• 1.5V电路电阻放置：
  • 一侧放置 200KΩ 0603 电阻。
  • 另一侧放置 300KΩ 0603 电阻。
• 流程简化：了解原理后，14路电源绘制流程相同，快速推进。
• 输入默认：输入段暂定为 5.8V，后续再绘。

SY8088 输入电路与反馈配置

• 输入电源：USB 5V 连接到输入端，经过去耦电容。
• EN 引脚（使能）：默认开启，直接接 5V。
• GND 引脚：直接接地。
• LX 引脚：连接输出端，经过 300K 电阻（RH）。
• 反馈配置：RH 电阻另一端连接 FB 引脚。
• 绘制参考：严格参考芯片手册典型应用电路。

SY8088 反馈网络与 R16 连接

• FB 引脚连接：
  • FB 另一端连接 R16（200KΩ，即 R3）。
  • R16 另一端连接 GND（B）。
• 输出路径：
  • 输出端连接 R4（RH 13KΩ）。
  • R4 另一端连接 FB 引脚，形成反馈分压网络。
• 网络合并：将相同 GND 点连接起来。
• 输出计算：
  • 根据刚刚公式（RA 和 RAB）计算输出电压。
  • 在原理图放置公式说明，便于后续修改时快速理解。
• 工程实践：拉取公式到图中，确保 RA/RA 下拉清晰。

SY8088 电路参数计算与实测验证

• 输出电压公式：

  $$V_{OUT} = 0.6 \times (1 + \frac{R_H}{R_L})$$

  • 其中 $$R_H$$为连接输出与反馈引脚（FB）的上拉电阻，$$R_L$$ 为连接 FB 引脚与地（GND）的下拉电阻。

• 1.5V 电路参数配置：

  • 设定 $$R_H = 300k\Omega$$，$$R_L = 200k\Omega$$。
  • 计算过程：$$V_{OUT} = 0.6 \times (1 + \frac{300}{200}) = 0.6 \times 2.5 = 1.5V$$。

• 原理图标注：

  • 在原理图中直接放置计算公式，便于后续维护或修改电压时快速核对电阻比例。

• 电路绘制规范：

  • 明确反馈网络连接点：FB 引脚连接 $$R_L$$（下电阻）至 GND，同时连接$$R_H$$（上电阻）至输出端。
  • 确保所有 GND 网络标识统一连接，保证回路完整。

SY8088 多电压电路快速复制与调整

• 电路复用策略：
  • 复制1.5V电路模块，根据目标电压调整反馈电阻（RH/RL）。
  • 其余连接保持一致，提升多路电源绘制效率。
• 具体阻值调整（手册参考）：
  • 3.3V：150kΩ + 680kΩ。
  • 0.9V：替换680kΩ为150kΩ + 60.3kΩ（0603封装）。
• 原理图维护：
  • 放置公式 $$V_{OUT} = 0.6 \times (1 + \frac{R_H}{R_L})$$ 及阻值标注，便于后续修改。
• 工程操作：
  • EDA工具复制粘贴，快速生成3.3V、0.9V等电路，确保参数准确。

0.9V 电源电阻配置与标准化

• 0.9V 路径电阻：反馈电阻为 300kΩ + 150kΩ，直接从现有电路复制复用。
• 标准化策略：全设计仅用 150k/200k/300k/680k 四种电阻，减少BOM种类，简化公差装配和采购。
• 1.8V 路径：电流需求小（约0.4A），无需降压芯片，选用其他稳压方式。

LDO 芯片选型与应用

• 选型逻辑：当电路电流需求较小（如 0.4A）时，无需使用复杂的降压芯片（DC-DC），可选用 LDO（低压差线性稳压器）以简化电路并节省空间。
• 选型实践：
  • 在立创商城搜索 LDO 关键字，结合项目需求（如 5V 输入转 1.8V 输出）筛选合适型号。
  • 推荐使用 XC6206 系列等常用型号，其外围电路极其简单，仅需少量电容即可工作。
• 注意事项：
  • 选型时需核对芯片手册的最大输出电流（如 200mA 或更高），确保满足负载需求。
  • 芯片手册中的“典型应用电路”是设计的核心参考，包含输入/输出电容的推荐值。
  • 商城描述有时存在误差，务必以芯片原厂提供的 PDF 手册（Datasheet）中的电气参数为准。

1.8V电源电路简化设计

• LDO电路特点：外围极简，仅需输入端和输出端各加一个电容即可稳定工作，无需电感和电阻。
• 设计实践（参考电源手册）：
  • 输入侧更换一个电容。
  • 输出侧更换一个电容。
  • 连接共地。
  • 5V输入 → 1.8V输出。
• 电压网络标签创建：
  • 为不同模块（如0.9V供电）创建专用电压标识，便于后续连接管理。

设计完成：1.8V电源电路绘制完毕。

0.9V 电源绘制开始

• 供电模块：code 和 syst 模块使用 0.9V。
• 绘制步骤：
  • 放置 0V9 符号。
  • 使用短接标识符连接，后续报警告但不影响原理图实际功能。
• 零件电源轨（金电手册）：两条复用电源，VSC Core 和 VSC System。

0.9V 电源网络分配与标识

• 电源轨复用：T113-S3 的 VDD_CORE 和 VDD_SYS 均使用 0.9V 供电，设计时可将这两路电源通过短接标识符（Short）连接至同一 0.9V 网络。
• 原理图规范：
  • 放置 0V9 电源符号，通过短接标识符连接至对应的引脚。
  • 尽管 EDA 软件在电气规则检查（ERC）时可能会因短接标识符报出警告，但这种处理方式在实际电路设计中是允许的，不会影响功能实现。
• 设计清晰度：通过为不同电压（0.9V, 1.8V 等）创建专用网络标识，能显著提升原理图的可读性，便于后续调试与维护。

电源模块后续连接要点

• 电源连接预告：电源模块设计完成，下一节将把各路电源连接到T113-S3芯片对应引脚，确保每个模块供电。
• 电源质量要求（芯片手册）：
  • 要求电源纹波和噪声低，电源需干净。
  • 在电源输出到芯片输入间加旁路电容（bypass capacitors），改善电源质量。
  • 此部分下一节详细说明。

芯片电源引脚连接方法

• 通用方法：找到芯片 Vcc 或 Vdd 引脚，与对应标识符连接。
• 示例1：E-Pen 引脚对应芯片 D（文档 Date 图确认），连接 D 标签并更换符号。
• 示例2：VCCPG 组，从电源侧找到 VCCPG，复制粘贴到芯片侧，按 空格键 旋转名称完成连接。

芯片外围引脚连接与标识

• VDD_CODE连接：将 VDD_CODE0 和 VDD_CODE1 引脚统一连接到 VDD_CODE 网络标识点，调整布局避免干扰。
• 未用引脚处理：
  • USB 部分未使用，添加不连接标识（NC标识），表示IO未用。
  • TP_ADC 部分同理，添加不连接标识。
• 音频引脚连接：查找 HPVCCHPVCC 对应网络，从电源侧复制标签粘贴回引脚连接。

PP母汉电源连接与调整

• PP母汉 VCCIO 连接：找到 VCCIO 引脚，从电源侧复制标签翻转过来，按空格键调整方向。
• VDD system 连接：将 VDD 标签翻转过来，连接至 C, C, CVOK。
• QEout 未用处理：添加非连接标识（NC）。

芯片电源引脚连接补充

• VCC-PD 与 VCC-LVDS 连接：针对芯片引脚 76-80（VCC-PD）和 81-85（VCC-LVDS），直接从电源侧复制对应网络标识符粘贴至引脚端即可。
• VDD-SYSTEM 多引脚处理：
  • 该电源域包含多个引脚（如 51 引脚及后续引脚），需注意在原理图中统一连接。
  • 预留后续添加去耦电容的空间，以防止电源噪声影响系统稳定性。
• VDD-DELAY 引脚连接：
  • 对于 VDD-DELAY 引脚，直接从电源模块复制该网络标签并粘贴连接。
  • 注意检查引脚编号的准确性（如 48、49 和 50 引脚），避免放置错误造成短路或悬空。

电源引脚连接后续调整

• DVDD 8V 与 1.8V 连接：将 DVDD_8V 和 DVDD_1.8V 网络标签复制粘贴至对应引脚连接。
• 16号引脚（VDD）连接：找到16号引脚 VDD，从电源侧复制标签粘贴连接。
• VCCPE 引脚连接：复制 VCCPE 网络标签至引脚端连接。
• LBO_OUT 未用处理：多个 LBO_OUT 引脚（芯片输出电压给其他模块），本设计未用，添加 NC（不连接）标识。
• VCC_RDC 连接：复制 VCC_RDC 标签粘贴至引脚，并稍向外拉伸布局。
• PCC_VCC 连接：找到 PCC_VCC 引脚，从电源侧复制标签连接。

剩余电源引脚连接与特殊说明

• VCCPIO连接：将剩余电源网络标签翻转连接至芯片VCCPIO引脚，完成芯片供电。
• VCCPC/PF引脚处理：芯片图中未见VCCPC和PF，因内部已连接至VCCIO，外部无需连接；VCCPE/PD等引脚可见并需连接。
• 后续电源优化：连接完成后，在电源部分添加去耦电容等，满足芯片纹波和供电时序要求。

芯片电源滤波电容配置

• 滤波电容添加位置：电源进入芯片前，确保供电干净。
• 核心域配置（code/system）：10µF + 10nF 电容搭配。
• IO域配置：单个 10µF 电容。
• 多IO远距离处理：system多IO时，单独用两路 10µF + 10nF 搭配。
• 盲卡环境说明：工作环境干净、无干扰，可省略滤波电容（已验证可行）。

VCCcode电源滤波电容添加

• 添加步骤：复制VCCcode电源标签至芯片侧，避免重复。
• 电容配置：连接10µF 0603电容（随意选封装厂家，工装通用）+ 100nF电容。
• 绿波电容搭配：一般nF与µF组合。
• 布局参考：按图纸添加一组，其他三体类似布置。

VCCcode电源滤波电容完成与DCBL布局

• 完成绘制：接地连接后，滤波电容绘制完毕。
• DCBL布局：将10µF + 100nF电容直接置于芯片角旁，电源经电容进入芯片，确保电源干净。
• 其他模块处理：参考此路，复制参考工程电源路径绘制其余模块。
• system域特殊处理：system需两组滤波，其他模块一组。

音频AVCC与AGND特殊处理

音频电路电源隔离设计

• AVCC 电源处理：音频模块对电源纹波和噪声极其敏感，需进行特殊处理以确保音频信号质量。
• AGND 与 GND 隔离：
  • 音频地（AGND）与系统数字地（GND）应通过 0Ω 电阻 进行单点接地处理。
  • 作用：利用电阻的物理特性，在数字地与模拟地之间形成阻隔，减少数字干扰对音频电路的影响。
• AVCC 与 VCC 隔离：添加一个尺珠做零隔离。如果做上市产品，在EMI测试时根据电源产生的尴尬的评量适配对应持出。

音频 AVCC 电源磁珠与滤波配置

• 磁珠隔离：在 AVCC 与主 VCC 电源路径之间串联一个磁珠，用于高频噪声抑制。
• EMI 适配：对于上市产品，需根据 EMI 测试 结果，调整磁珠的阻抗特性以匹配电源纹波要求。
• 电路实现：参考官方推荐方案，通过磁珠实现电源域的物理隔离，防止数字电源噪声窜入模拟电路。

芯片电源引脚连接验证

• 官方参考：在实际布线中，通过对比官方参考工程，确认音频模块的电源连接方案。
• 验证测试：实际测试表明，使用官方推荐的电源隔离与滤波方案，可以有效避免音频信号质量问题。

内存供电 (DRAM) 设计建议

• 去耦优化：针对 VRA1 和 VRA2 引脚，建议添加低 ESR（等效串联电阻）电容并联接地。
• 作用：降低电源纹波，滤除高频噪声，从而提升内存供电的稳定性。
• 文档依据：设计细节可参考芯片手册中的 DRAM 设计指南 章节。

官方音频参考电路设计

• VIA1 & VIA2连接：通过470nF电容连接到B点。
• AGND连接：通过0Ω电阻连接到GND。
• 设计依据：与数据手册一致，参考官方原理图复制实现。
• 完成状态：音频部分设计完毕，可微调元件位置。

芯片内部集成 LDO 模块

• 模块功能：T113-S3 芯片内部集成了 LDO（低压差线性稳压器）模块，可用于为芯片内部或其他外设供电。
• 应用场景：若系统设计中需要额外的低压电源，可利用该内部 LDO 输出，无需额外增加外部稳压芯片。
• 设计实践：
  • 在当前项目中，若未使用该内部 LDO 模块，建议在原理图上将对应的引脚（如 LDO_OUT）标记为 NC（Not Connected），以保持原理图清晰并明确电源路径。

芯片电源引脚连接与检查流程

• 检查策略：在完成电源模块绘制后，必须严格对照芯片官方手册与原理图进行逐一核对，确保每个电源引脚（如 VCC-PLL、VCC-RTC 等）均已连接至正确的电源网络。
• 工程版本管理：建议将当前完成电源部分绘制的工程保存为一个阶段版本，便于后续与官方参考设计进行对比，确保无遗漏。
• 引脚翻转技巧：在绘制过程中，可使用快捷键调整原理图符号的引脚方向，以优化连线布局，减少交叉和混乱。

DRAM 内存电路设计

DRAM 接口引脚连接

• 参考设计：T113-S3 的 DRAM 接口设计可参考芯片硬件设计文档中的 1.5 DRAM 内存设计 章节。
• 关键引脚配置：
  • ZQ 引脚（以 PIN 47 为例）：需要外接一个 240Ω 电阻 接地。
  • 电阻精度：建议使用精度为 1% 或更高的电阻以确保阻抗匹配。
• 参考规格：T113-S3 支持内置 128MB 的 DDR3 内存，设计时需确保阻抗匹配以维持信号完整性。

DRAM 设计流程

• 文档依据：设计 DRAM 部分时，应优先查阅芯片的硬件设计文档，获取具体的引脚定义与外部元器件参数。
• 设计简化：由于电源部分已完成，DRAM 接口的绘制主要集中在引脚的正确连接与外围电阻的配置上，过程相对直观。

DRAM ZQ 引脚配置

• 功能定义：DRAM 接口中的 ZQ 引脚（以 PIN 47 为例）用于阻抗校准，确保内存信号完整性。
• 电路实现：该引脚需外接一个 240Ω 电阻接地。
• 选型要求：为了保证校准精度，必须选用精度为 1% 或更高的电阻。
• 设计参考：T113-S3 内置 128MB DDR3 内存，具体连接方式应严格遵循芯片硬件设计文档中的 DRAM 章节规范。

DRAM ZQ电阻绘制完成与设计总结

• 精度警告：ZQ电阻必须用**±1%精度，10%精度可能导致系统无法启动**。
• 绘制操作：从库中添加240Ω ±1%电阻，连接至ZQ引脚，调整位置至D点。
• 设计完成：内存模块设计结束，此节最简单。

T113硬件设计文档范围

• 覆盖内容：不仅限于T113-S3，还包括T113其他系列（如T113）。

Flash 电路绘制

Flash 存储芯片设计

• 芯片选型：项目最终使用 1Gb Flash 芯片作为存储介质。
• 设计目标：进行 Flash 部分的原理图绘制，确保与主控芯片的正确连接与通信。

外部 Flash 添加必要性与选型

• 内部限制：T113-S3 芯片集成 DRAM，但无 Flash，无法直接烧录运行程序。
• 解决方案：需外挂外部 Flash。
• 支持类型：eMMC、SPI NOR Flash、SPI NAND Flash。
• 选型指南：优先参考原厂推荐型号（已验证，稳定、少 bug）。

Flash 型号搜索与封装确认

• 芯片型号：滑方 SPI NAND Flash，容量 1GB。
• 封装类型：WSOM 封装。
• 资料查阅：通过数据手册查看详细接口信息。
• 引脚说明：CS 为 SPI 片选信号。

Flash WP 和 HOLD 引脚功能

• WP (写保护) 引脚：拉低时，Flash 进入保护模式。
• HOLD (保持) 引脚：拉低时，执行挂起操作，暂停当前操作。

Flash 原理图添加与初始连接

• 工程操作：新建原理图页，命名为 Flash。
• 元件导入：复制选定 Flash 芯片编号，搜索并添加到原理图中。
• 初始连接：
  • EP 引脚连接 GND。
  • D 引脚（如 CLK、IO）直接连接对应 D 网络。
  • 电源供电：工作电压 2.7V-3.6V，采用 3.3V 电源。
• 设计原则：使用网络标签确保引脚逻辑连接正确。

T113-S3 芯片端供电与SPI接口查阅

• 供电连接：使用现有 3V3 电源连接到芯片端。
• SPI 接口确认：T113-S3 支持 SPI0 和 SPI1 接口。
• 数据手册查阅：
  • 搜索 SPI 确认支持描述。
  • 详见第 4.3章 GPIO 复用 引脚说明。

SPI 接口引脚复用与选择

• 接口识别：通过查阅 T113-S3 数据手册第 4.3 章 GPIO 复用表，确定 SPI0 和 SPI1 的具体引脚分布。
• 引脚选择策略：
  • 依据项目需求进行引脚分配，例如选择将 PC2 到 PC7 引脚配置为 SPI0 接口。
  • 确认引脚功能支持：在复用表中核对选定引脚是否支持对应的 SPI 功能（如 SPI0-MOSI、SPI0-CLK 等）。
• 原理图绘制实践：
  • 在原理图中找到对应的 PC 引脚组。
  • 使用网络标签（Net Label）将 Flash 芯片的 SPI 引脚与主控芯片的对应引脚连接，确保逻辑连通性。

Flash 逐个添加过程

• 添加方法：逐个添加手册、影片等内容；显示不全时可快速添加。
• Flash 处理：拉出这部分逐个添加，确保完成连接。

SPI Flash 引脚连接映射

• 连接逻辑：通过网络标签（Net Label）将 Flash 芯片的 SPI 引脚与 T113-S3 的 PC2 到 PC7 引脚进行一一对应连接。
• 引脚映射关系：
  • SPI0_HOLD：连接至 PC7
  • SPI0_MOSI：连接至 PC6
  • SPI0_MISO：连接至 PC5
  • SPI0_CS：连接至 PC4
  • SPI0_CLK：连接至 PC3
  • SPI0_WP：连接至 PC2
• 设计技巧：在原理图绘制中，若引脚布局显示不直观，可将引脚拉出并逐个进行网络标签标注，确保原理图连接的清晰度与准确性。

Flash 电路设计优化与上拉电阻配置

• 上拉电阻的必要性：
  • 为 SPI Flash 的 CS (片选)、WP (写保护) 和 HOLD (保持) 引脚添加上拉电阻，确保芯片在上电瞬间处于确定的逻辑电平。
  • 在上电瞬间，Flash 芯片需处于正常工作模式，而非被意外挂起或进入写保护状态。
• 配置参数：
  • 使用 10KΩ 电阻作为上拉电阻。
  • 将这些引脚通过电阻上拉至 3.3V 电源。
• 原理图实现：
  • 在原理图中为 CS、WP 和 HOLD 引脚各添加一个 10KΩ 电阻连接至 3.3V。
  • 确保所有上拉电阻的网络标签与对应引脚正确连接，以维持稳定的工作电压。

Flash电源电路优化与T113-S3烧录模式

电源布局调整

• 移动100nF电容至合适位置，使布局更干净。
• 可加一个或两个电容，或磁珠+电容搭配。
• 后移位置、接地连接，确保无问题。

电源电路完成

• 至此，电源部分电路绘制完毕。

T113-S3烧录模式进入

• TO引脚操作：上电前接地，上电时释放。
• 系统进入boot模式（烧录模式）。

SPI Flash 烧录模式与复位电路设计

• 烧录模式触发机制 (FEL 模式)
  • 若 Flash 内部无系统或需要烧录固件，系统需进入 FEL 烧录模式。
  • 实现原理：通过将 T113-S3 的 PC4 引脚（即 SPI0-CS 引脚）拉低，并在复位时保持该电平，可强制芯片进入 FEL 模式。
  • 操作流程：在 PC4 引脚处添加一个按键电路，烧录时按下按键并复位芯片，即可触发烧录模式。
• 复位电路复用技巧
  • 可直接复用主芯片端的复位电路设计。
  • 在 EDA 工程中，通过复制已有的复位电路模块，快速将其适配到 PC4 引脚控制逻辑中，减少重复绘制工作。

USB 电路设计介绍

• 两个 USB 口：USB 0 和 USB 1。
• 功能：其中一个用来烧录，另外一个用来进行供电。

Type-C 接口选型与应用

Type-C 引脚配置与场景选择

• 24Pin (全功能)：支持 USB 3.0 及以上高速传输，适用于需要高带宽的场景。
• 16Pin：适用于不支持 USB 3.0 的芯片，减少不必要的引脚连接，降低 PCB 走线复杂度与成本。
• 6Pin (供电专用)：仅用于电源输入，适用于无数据通信需求的简单供电应用。

Type-C 在项目中的应用策略

• 引脚冗余处理：若主控芯片不支持 USB 3.0，使用 24Pin 接口会导致大量引脚浪费，增加焊接难度与成本，应优先选择 16Pin 或更精简的接口。
• 设计原则：根据实际数据传输需求选择最精简的引脚数，避免不必要的硬件开销。

T113-S3 USB 接口支持与项目应用

• 项目Type-C接口选择：最终采用两个16PIN接口（而非6PIN纯供电）。
• T113-S3 USB规格：支持2个USB 2.0接口。
  • USB 0：支持OTG模式（Host/Device双模）。
  • Host模式：可连接外部设备，如USB网卡。

参考：查阅T113-S3硬件设计指南USB部分确认IO支持与功能。

USB 0/1 引脚映射

• USB 0 (OTG模式)：支持Host模式（连接外部USB设备，如USB网卡）和Device模式（开发板作为USB设备工作）。
• USB 1：仅支持Host模式。
• GPIO复用表：USB 0/1 对应引脚112-114和115。

USB 原理图绘制开始

• 元件选型：在立创商城搜索 USB 0 子编号（工程库一致型号），支持其他厂商但建议统一以避结构冲突。
• 工程操作：复制到工程，搜索导入；新建图页管理 USB 部分（如 USB0 页）。

USB Type-C 电路连接

• 简单连接：除了电源和地，DP和DN引脚（USB两个数据引脚）连接到T113-S3，分别对应组并分组连接。
• CC引脚配置：CC引脚接5.1kΩ电阻到地。
• CC1/CC2作用：第一个作用作为设备识别。

USB Type-C CC引脚功能与配置

• CC引脚作用：
  • 设备识别：通过检测CC引脚的电平状态，主控芯片可识别连接设备的类型（如从机或主机）。
  • 供电请求 (PD协议)：若设备需要更高功率供电，CC引脚通过PD协议与充电器进行通信协商。
• 电路配置策略：
  • 从机模式 (Device)：将 CC1 和 CC2 引脚分别连接一个 5.1kΩ 电阻接地。这向充电器或主机声明该设备为从机，请求其提供 5V 电源。
  • 主机模式 (Host)：需在 CC 引脚上接上拉电阻至 VBUS，以主动识别并向外部设备供电。
  • PD功能：若需支持 PD 快充，CC 引脚必须连接至支持 PD 协议的控制器，而非简单的电阻接地。

USB ESD保护与焊盘连接

• ESD管：用于USB保护（之前提及，不赘述）。
• D引脚：连接到T113-S3 USB数据线（DP/DN）。
• EP固定焊盘（四个焊盘）：接地处理。
• VBUS引脚（四个引脚）：拉出或直接接电源，后续通过口链连接。

USB Type-C 实际连接实践

• 5V 输入电压：电脑 USB 接口 输出 5V，通过 USB 线 连接 Type-C 口输入到板卡。
• 连接步骤：
  • 接完电源与地后，搜索 5.1k 0603 电阻，放置并接地。
  • 电阻 外拉定位，连接到 CC1 和 CC2。
• 后续：剩下 DP 引脚处理。

USB 0 数据引脚连接与网络标识

• 数据引脚连接：将 Type-C 接口的 DP 和 DN 引脚连接至 T113-S3 芯片对应的 USB0_DP 和 USB0_DN 引脚。
• 网络标签管理：
  • 为清晰起见，在原理图中放置网络标签（如 USB0_DP 和 USB0_DM）。
  • 采用复制粘贴的方式快速配置引脚连接，确保网络名称与芯片引脚功能一致。
• 原理图复用：利用 EDA 软件的复制功能，将已配置好的网络连接从 USB 接口端引出，并与主控芯片的对应引脚建立逻辑连接，简化重复布线工作。

USB 0 完成与ESD管添加

• 位置检查：框图位置完成，检查无问题。
• ESD管添加：复制现有ESD管，放置并接地。
• 连接配置：ESD管连接DP和DN引脚。

过渡：完成USB 0后，绘制USB 1部分，主要用于供电，连接T113-S3 USB 1，支持后续扩展。

双USB电源反向隔离电路

• 供电场景：USB1 用于板卡供电，USB0 连接电脑进行调试。
• 问题：避免 USB1 电源通过 USB0 反向流入电脑，防止损坏。
• 二极管电路方案：
  • USB1 电源直接接入板卡。
  • USB0 通过二极管供电到板卡。
  • 二极管特性：电流单向流动（从 USB0 侧向板卡侧），阻止反向流动。

过渡：补充两个 USB 接口电源管理细节。

USB电源反向保护电路添加

• 标签修改：将USB0供电标识改为V-in-5-4，与原标签区分，确保两个路径正确连接。
• 二极管添加：串联二极管连接到调试口，防止USB1电源通过USB0倒灌回电脑。
• 二极管选型标准：
  • 压降越小越好。
  • 过流能力 > 系统工作电流（网卡约1-2A，实测验证）。
• 初始选择：选用合适规格的方形封装二极管。

USB电源反向保护电路绘制

• 二极管放置：选型压降小、过流能力强型号，放置于USB0供电路径右侧。
• 连接配置：二极管左侧接V-in-5V（USB0输入），右侧接5V网络。
• 滤波电容添加：复制现有电容放置二极管后方，确保电源干净。

电路完成：V-in-5V经二极管输出至5V，最终通过POWER稳压电路转换为各路电压。

电源指示灯电路

• 功能：接通电后LED亮起，指示板卡通电状态。
• 元件选型：LED 0603（任意颜色），限流电阻。
• 电路连接：
  • LED左侧接5V电源，右侧接电阻。
  • 电阻另一端接地。

LED 和按键电路添加介绍

• 添加简单 LED 和 按键 电路（项目中无功能作用）。
• 目的：后续通过 T113-S3 IO 演示控制 LED 及读取按键状态。

LED 与按键电路设计

• 设计目的：添加 LED 和按键电路，用于后续演示 T113-S3 的 IO 控制与状态读取。
• LED 电路实现（复制上一节电路）**：
  • 将 5 的标签 修改为 LED1，对应连接至 BD11 引脚。
  • 电路结构：5V电源 → LED 0603 → 限流电阻 → GND。
• 按键电路实现（复制复位电路）**：
  • 将 绿色标签 修改为 BTNE，对应连接至 BD10 引脚。
  • 确保电路符合 IO 输入逻辑。

LED 与按键电路原理与逻辑

• LED 电路工作原理：
  • 当 T113-S3 芯片对应引脚输出高电平时，LED 点亮；输出低电平时，LED 熄灭。
  • 电路结构：芯片引脚 → 限流电阻 → LED → GND。
• 按键电路工作原理：
  • 按键未按下时，引脚通过上拉电阻读取到高电平。
  • 按键按下后，引脚直接与地连接，读取到低电平。
  • 这种设计确保了输入信号状态的明确性，避免了悬空导致的电平不确定。

硬件设计复用技巧

• 原理图复用：通过复制已验证的电路模块（如复位电路、LED 电路）并修改网络标签（Net Label），可以快速构建新功能电路，减少重复绘制工作。
• 网络标签管理：在连接芯片引脚时，使用清晰的网络标签（如 LED1、BTN1）能够有效管理复杂的引脚映射，确保原理图逻辑清晰。

UART 串口通信电路设计

UART 功能规划

• 双串口用途：
  • UART0：用于系统调试（Debug），支持串口打印与日志输出。
  • UART3：用于连接外部模块，如蓝牙 Mesh 模块，进行数据通信。

UART 硬件连接逻辑

• 引脚映射：根据芯片手册（Datasheet）的 GPIO 复用功能表，将 UART3 的 TX 和 RX 引脚连接至对应的外设接口。
• 模块集成：将蓝牙 Mesh 模块的串口引脚与 T113-S3 的 UART3 对应连接，实现板卡与无线模块的通信。

串口原理图绘制要点

• 网络标签（Net Label）：通过网络标签清晰标识 UART3_TX 和 UART3_RX，确保原理图逻辑连接准确。
• 工程复用：利用 EDA 软件的复制功能，快速配置串口引脚的网络连接，减少重复布线，保持原理图整洁。

UART 硬件连接与引脚复用

• 引脚功能查询：
  • 若需确认哪些 GPIO 支持 UART 功能，需查阅芯片数据手册（Datasheet）中的 GPIO Multiple Function 表。
  • 通过查找 Function 列，可以确认特定引脚（如 PB2 和 PB3）是否支持 UART（例如 UART4）。
• 引脚配置逻辑：
  • 以 UART4 为例，若要启用该功能，需在原理图中将对应引脚的配置设置为手册中指定的 Function 编号（例如 Function 7）。
  • 这种映射关系适用于 UART3、UART4 及 UART5 等多路串口，确保引脚功能与软件驱动配置一致。

UART IOMUX 配置与项目选型

• 引脚配置灵活性：
  • UART功能通过IOMUX（一网件）配置，例如配置至PB6/PB7或PC6/PC7（UART3）。
  • 已总结IOMUX IO表格，供设计参考。
• 项目UART3选型：
  • 用于调试打印（日志输出）。
  • 原因：PCB固版时引脚方便。
  • 推荐设计时跟随此路。
• 电路设计：
  • 特别简单，仅需添加光阵（晶振）。

光子 USB9T2 模块电路绘制

• 电路实现：
  • 使用USB9T2模块连接光子组件，接到电脑上查看打印输出。
  • 复制光子编号，在原理图中放置到4号和5号引脚，对应光子的两个焊盘。
• 设计细节：
  • 除了信号连线外，将地线也引出，支持后续与电脑通信。
  • 电路绘制简单，利用复制功能快速集成。

USB9T2 调试接口引脚连接

• 3号引脚：接地，作为板卡地线。
• 1号和2号引脚：添加网络标签，连接至板卡UART3（PB6和PB7）。
  • PB6：UART3_TS。
  • PB7：RX（IS）。
• 连接步骤：引出PB6/PB7，放置对应网络标签并连接。
• 引脚顺序：遵循IS在前、TS在下。

NX02 蓝牙 Mesh 模块连接

• 模块选型：使用 NX02 蓝牙 Mesh 模块（导包上找的模组）。
• 连接位置：接到 UART3 接口，布线方便置于移角。
• 功能支持：支持 一主多从（表现MASP）工作模式。
• 原理图实现：参照 UART 调试接口方式，将模块 TX/RX 连接至 T113-S3 UART3（PB6/PB7）网络标签，确保供电与地线匹配。

NX02 模块引脚与电路说明

• 参数来源：向厂家索取，或从模块页面数据手册查看引脚说明、参数说明。
• 用法特性：支持一主多从模式，包含距离说明。
• 引脚详情：包含尺寸说明、各引脚功能定义。
• 电路图要点：参考模块使用说明图。
• 接线方式：UART通信，仅接TX/RX两根信号线至芯片对应TX/RX，另加电源与地线。
• P06 引脚：上拉引脚，参数详见页面或咨询厂家。
• 低电平行为：P06 低电平时，芯片处于空闲状态。

NX02 模块工作模式与B02/B03引脚连接

• P06 引脚配置：默认接地，使模块进入工作模式（避免休眠模式）。
• B03 引脚（模块 RS 输入）：通过绿色线连接至芯片 PS 引脚。
• B02 引脚（模块 TS 输入）：连接至芯片 RS 引脚。
• 元件获取：立川搜索 NX02 无原件封装，可下载提供的元件库，或采用其他方法导入。

NX02 元件库导入与放置

• 库文件导入：下载元件库文件，导入嘉立创EDA工程（文件 → 导入 → 选择下载器件）。
• 命名与保存：重命名为NX02，导入器件个人库，点击保存。
• 库管理：在器件个人库中，清空搜索框或搜索NX02，即可找到并使用。
• 放置操作：新建图页，将NX02元件放置到原理图中。

自定义元件绘制

• 适用场景：设计电路时，目标元件无现成封装或厂家未提供。
• 绘制方法：
  • 参考厂家提供的模组尺寸图。
  • 操作步骤：文件 → 新建 → 新建元件。
  • 输入元件编号，如 NX02。
• 后续：基于尺寸图绘制元件符号与封装。

符号绘制页面打开与初始设置

• 保存与打开：导入库后按下 0-1 保存，自动打开绘制符号页面。
• 绘制依据：跟随厂家提供的资料进行符号绘制。
• 新建图页操作：画一个框 → 更多 → 往下翻更多 → 打开，选择方向适应页面大小（大页面全显示，小页面调整）。

自定义元件矩形绘制与银角添加

• 矩形绘制：点击三角形图标，向左拉出工具框，绘制矩形作为外框（类似示例样式）。
• 银角符号类型：三种类型——单个、当边、窗边；选用当边类型。
• 银角添加顺序：
  • 上方：从1到9，在顺序区从上往下依次添加9个。
  • 右侧：从10到18，向上拉添加。
• 美化调整：调整间距大小，使银角布局更美观。

自定义元件引脚命名与检查

• 引脚调整：10到18引脚往上往外调整，18号引脚确认无误。
• 引脚命名示例：
  • 第1个：and。
  • 第2个：gnd。
  • 第3个：nc（空引脚，未使用）。
  • 继续：p08。
• 检查步骤：绘制完成后，播放检查引脚描述，确保无误，对比两侧图纸。
• 确认完成：检查无误后，符号绘制完成。

自定义元件符号美化与封装创建

• 符号美化：放置文本（如 nx nx 02）于中间位置。
• 添加矩形修饰，提升美观。
• 完成符号：绘制完毕后保存。
• 新建封装：
  • 操作：文件 → 新建封装。
  • 命名：输入 NX021（与元件名称一致）。
  • 封装内容：绘制 DCB 焊盘。
  • 保存：点击保护。

自定义元件封装绘制

• 封装创建流程：
  • 在元件编辑界面，选择 文件 → 新建封装。
  • 命名需与元件名称保持一致（如 NX021），点击保存进入封装绘制页面。
• 封装绘制要点：
  • 依据厂家提供的模组尺寸图，在 PCB 封装层绘制 焊盘 (Pad)。
  • 焊盘布局需严格对应实际模组的引脚间距与物理尺寸，确保后续 PCB 布局时能正确焊接。
  • 绘制完成后进行保存，将封装与之前创建的符号进行关联，从而完成一个完整的自定义元件库器件。

模组框绘制与焊盘准备

• 外框绘制：弹出对话框，选择类型为线条、图层为顶层丝印，点击确定生成模组大小框，后续绘制内容置于框内。
• 焊盘准备：查看焊盘尺寸，宽度0.8，高度估算1.0-1.6（约两倍宽度）。
• 焊盘尺寸建议：实际绘制时画大一点，增强焊接力度（增大焊盘利于焊锡附着）。
• 绘制开始：点击焊盘工具，选择位置开始画第一个焊盘。

自定义元件焊盘尺寸与属性设置

• 形状与图层：圆形形状可选，图层选顶层。
• 尺寸参数：宽度设为0.8mm，因旋转高度为0.8mm。
• 宽度优化：可调至1.2mm或2.0mm，增强强度。
• 放置调整：先放置下来修改属性，逐个添加后摆至对应位置，预览模式优化外观。

自定义封装阵列化绘制技巧

• 手动绘制效率问题：逐个放置焊盘并调整位置效率较低。
• 阵列功能应用：利用嘉立创EDA的阵列工具，可以快速生成符合间距要求的引脚布局，避免繁琐的手动对齐。
• 阵列设置要点：
  • 选中已设置好属性的单个焊盘。
  • 使用阵列功能，输入引脚数量（如9个）和间距（参考模组尺寸图，如1.27mm）。
  • 确保阵列方向与模组引脚排列一致，快速完成单侧引脚布局。
• 封装关联：完成封装绘制后，将封装与之前创建的符号进行关联，确保原理图引脚与PCB焊盘一一对应，完成自定义元件库的闭环。

NX02封装焊盘间距精确调整

• 左边焊盘间距：0.21，使用长度标识符号测量：点击起点 → 向上拉 → 点击终点，或拉线后属性修改为0.21。
• 对齐操作：拖动焊盘排至测量线对齐，放大确认位置。
• 右边焊盘 (10-18)：从下往上拉，间距2.1。

NX02封装焊盘精确对齐调整

• 阵列绘制右边焊盘：设置table数量为9，生成10到18号焊盘。
• 位置调整方法：手动对不准时，使用对齐工具点击起点 → 底部焊盘休息点 → 向右拉出参考线。
• 复制与对齐：选中参考线 + 所有焊盘，拖拽调整至刚好对齐。
• 微调优化：若无完美对齐点，手动稍微调整位置。

封装绘制完成与丝印调整

• 黄色丝印线处理：中间无黄色线，点击黄色线右击分散为独立线条。
• 线条微调：按住数标组件中间挪动约一个位置（适应线调整）。

符号与封装绑定

• 绑定操作：库设计区点击封装，搜索刚绘制的NX021或进入个人库查看。
• 确认尺寸：确保封装尺寸与厂家模组一致，完成绘制与绑定。

NX02 自定义元件保存与原理图放置

• 保存流程：点击确定 → 光联 → 按Esc保存，返回原理图页面。
• 个人库放置：在个人库点击NX02 → 放置，右边预览刚绘制的元件 → 点击放置导入新元件。
• 位置优化：保存时提醒未置于画布原点中心，可手动挪动至角线中心位置。

NX02 蓝牙模块原理图放置与基本连接

• 使用建议：优先使用提供的 NX02 元件，避免自绘出错。自绘仅作参考，了解元件绘制。
• 基本连接：
  • 第一个引脚：接 3.3V 供电。
  • 第二个引脚：接 D。
  • 第三个引脚 P06：接 D，使模块正常工作。
• 补充：这边的 0310。

UART0 到 NX02 模块的连接

• 连接映射：模组 RX 连接芯片 UART0（P2=TX, P3=RX）。
• 交叉连接：芯片 P2 (TS/TX) 连接模组 RS (RX)；芯片 P3 (RS/RX) 连接模组 TS (TX)。
• 操作步骤：拉出线路，拉长 P3 线进行连接。
• 未用引脚：添加 非连接标识（NC），表示未使用。

MIC模块原理图绘制

• 最终原理图效果：下方展示绘制的原理图，包含电容电阻（作用后续解释）。
• D23 S30音频支持（硬件设计文档1.10章节）：
  • 两路PCN：数字音频接口。
  • 一路模拟输出接口：HBR（耳机输出）。
  • 三路模拟音频输出接口。

麦克风选型与成本对比

• I2S数字麦克风：板卡未采用，因数字麦克风及配套功放价格较高。
• 选型对比（嘉立创商城）：
  • 数字麦克风：约8元。
  • 模拟麦克风：仅约1元，封装友好，易焊接。

MIC 输入电路设计参考

• MIC输入路径：输出只有一个路径，即 HPR。
• 设计参考：
  • 参考经典 MIC 电路。
  • 官方开发板原理图。
  • 第三方板卡（如蒙古派），其原理图也基于官方开发。
• 元器件作用介绍：
  • C46 和 C47 电容（作用为…）

MIC 电路元器件作用详解

• C46 和 C47 电容（100nF）：
  • 作用：用于电源滤波，滤除输入信号中的直流分量（隔直），仅允许音频交流信号通过。
  • 选型原因：100nF 的容值对于 20Hz-20kHz 的音频信号（人声频率范围）具有较低的阻抗，能有效允许该频段的音频信号通过。
• R27 和 R34 电阻：
  • 作用：提供 MIC 的偏置电压（Bias Voltage）。
  • 调节原理：通过调整这两个电阻的阻值，可以改变 MIC 输出信号的灵敏度，从而优化音频采集效果。

MIC电路中的动态麦克风与C7滤波

• MIC内部结构：简单理解为动态电容，一极板固定、一极板可动。
• 工作原理：声音越大 → 输入电流越小 → 录音输出电平越低。
• R27/R34作用：调整MIC灵敏度，优化音频采集。
• C7电容（100pF）：置于MIC两线路间，抑制地环路高频噪声（如10MHz信号），改善滤波效果。

音频模块原理图创建与EK电阻放置

• 新建图页：创建新模块，命名为音频。
• 添加元件：
  • 搜索系统库（非个人库），添加鞋键，放置并旋转方向（正上方、负下方调整）。
  • 添加系统元件，放置两个，去掉多余。
• EK电阻放置（0603封装）：
  • 上方两个。
  • 下方两个。
• 绘制参考：依据参考图进行电路绘制。

音频电路电容与电阻补充放置

• 75Ω电阻（0603封装）：两个，放置在上方。
• 10uF电容：复制前面的10uF电容过来。
• 0.1uF电容（即100nF）：两个，复制侧边过来，放置到位。
• 100pF电容：一个，放置在中间。
• 元件添加完成：开始串联连接。

音频电源选型与连接

• 电源选择：音频电路（平平电路）使用 AVCC 供电，避免选错。
• 地线选择：使用 HND，采用单点接地。
• 引脚连接：将 NICIN3P（3N）和 3P 引脚线延长，拉长连接到对应位置。

麦克风电路完成连接与音频模块总结

• 麦克风电路最终连接：
  • M 接到负极段。
  • D 接到正极段。
  • 电路绘制完成。
• 文档检查：查看文档确认无补充内容。
• 音频电路总结：
  • 复杂系统工程：音箱设备可达数十万。
  • 简单使用：本项目仅基本应用。
  • 深入学习：高要求需系统研究音频知识。

扬声器与功放电路设计

扬声器与功放选型核心参数

• 核心参数：选择喇叭（扬声器）和功放芯片时，必须关注阻抗（Ω）和功率（W）。
• 阻抗匹配：
  • 喇叭阻抗越小，驱动电流越大，灵敏度越高，更容易发出声音。
  • 功放芯片的输出功率应根据喇叭的额定功率选择，通常功放功率大于喇叭额定功率是可行的。
• 功放功率与音量关系：在额定范围内，功放输出功率越大，喇叭发出的声音响度通常越高。

功放芯片应用实践

• 功放芯片选型：本项目最终选用 1W 的功放芯片，足以驱动普通喇叭并满足音量需求。
• 设计灵活性：在设计阶段可以根据需求更换不同功率的功放芯片进行体验，无需局限于单一型号。

功放芯片选型对比

• 搜索与对比：在元器件搜索时，需根据具体功率需求（如 8Ω 10W 喇叭的驱动需求）进行筛选。
• 选型逻辑：若喇叭额定功率为 10W，功放芯片的功率可以小于 10W，只要在功放的额定工作范围内即可正常工作。

功放芯片类型对比与特点

类型	工作原理	优点	缺点
A类	音信号放大到一定程度直接输出，无修饰过滤	音质非常清晰	-
B类	音频信号分成两部分分别放大后合成输出	功率大、效率高	容易失真，影响音质
AB类	结合A类和B类的优点	保证音质，同时提高功率和效率	-
D类	音频信号数字化后输出	功率大、效率高	容易产生失真

功放芯片选型与应用

• 选型参考：本项目最终选用 LM4890S 功放芯片，这是一款 AB类 功放芯片，兼顾了音质与效率。

• 设计资源：

  • 芯片原理图设计可直接参考官方提供的应用原理图（Application Circuit）。
  • 官方手册中详细描述了每个引脚及外围元件的功能，是绘制原理图的核心依据。

• 原理图绘制步骤：

  1. 添加芯片：在工程中添加 LM4890S 元件并放置。
  2. 参考应用图：根据官方手册中的典型电路图进行连线。
  3. 元件配置：根据手册说明，为每个引脚配置对应的电阻和电容，以确保芯片正常工作并滤除噪声。

LM4890S 功放原理图绘制实践

• 电路绘制策略：
  • 核心依据：直接参考官方手册中的典型应用电路图（Application Circuit）。
  • 芯片放置：在原理图中添加 LM4890S 元件，并根据布局调整方向。
• 电路参数调整与优化：
  • 反馈电阻（Feedback Resistor）：
    • 初始设计中使用 68kΩ 电阻，但实测发现音量过大，导致功放芯片发热严重。
    • 最终方案调整为 20kΩ 电阻，以平衡音量与发热表现。
  • 连接逻辑：
    • 将反馈电阻连接到 Vo1 引脚，形成闭环反馈回路。
    • 将另一端连接至 IN- 引脚，确保电路正常工作并滤除噪声。

LM4890S 功放电路细节优化

• 输入耦合电路设计：
  • 在信号输入端（IN）添加一个 0.47μF (0603) 电容作为高通滤波器，用于滤除低频噪声。
  • 配合一个 20kΩ 电阻，构成高通滤波网络，确保音频信号纯净。
• 电路绘制实践：
  • 从元件库中选取 0.47μF 0603 电容，放置于输入端。
  • 确认元件参数后，将其串联接入信号线，实现对音频信号的预处理。

LM4890S 功放旁路电容与电源连接

• 旁路电容（CD）配置：
  • 连接到 IMP- 端，作为电源去耦电容，滤除电源纹波。
  • IMP另一端（行路引脚）通过 1μF 电容接地。
• VDD电源接入：
  • 使用 5V 供电。
  • 标注电源符号（D）。

扬声器输出滤波与连接器设计

• 输出滤波电容：
  • 添加10μF电容作为滤波，可加1-2个。
• 扬声器连接器：
  • 选型：1.25P光子，2针直插，1.25四寸2P类型（匹配最终扬声器）。
  • Y1/Y2焊盘连接光子引脚。
  • 光子两针外壳和焊盘直接接地。
• 操作：从库存添加元件，放置并连接。

LM4890S 芯片工作状态控制

• SHDN 引脚功能：
  • 该引脚用于控制功放芯片的工作状态（正常工作或关断/休眠）。
  • 实际应用中，将此引脚连接至主控芯片（如 T113）的 GPIO 引脚，通过软件逻辑实现对功放电源的开关控制。
• 原理图实现：
  • 在原理图中添加 PA_SHDN 网络标签，将其连接至 LM4890S 的 SHDN 引脚。
  • 在主控芯片侧（T113）选择任意空闲的 GPIO 引脚（如 PB2）进行连接，确保可以通过软件拉高或拉低电平来控制功放的启停。

功放SHDN电源控制电路

• SHDN引脚控制逻辑：
  • 高电平：芯片正常工作。
  • 低电平：芯片停止工作。
• 上电防暴音设计：
  • 上电瞬间需保持低电平，避免产生pop暴音。
  • 添加10kΩ下拉电阻，确保上电低电平。
  • 系统正常工作后，通过主控拉高电平启用芯片。
• 电路实现：复制10kΩ电阻放置于SHDN引脚。

音频输出通道配置与单声道适配

• 单声道适配策略：

  • 由于芯片为单声道（Mono）设计，而音频输出引脚包含左右声道（HPOUTL/HPOUTR），需将未使用的声道接地处理。
  • 将右声道（HPOUTR）信号引出，作为最终音频输出信号。

• 原理图绘制步骤：

  1. 引脚处理：将 HPOUTL 引脚直接连接至地（GND）。
  2. 信号引出：从 HPOUTR 引脚引出信号，并添加网络标签 HPOUTR。
  3. 模块复用：将 HPOUTR 网络标签复制并连接至功放电路的输入端，实现音频信号的传输。

• 反馈引脚处理：

  • HPOUTFB 为反馈引脚，需确保其在原理图中正确连接，以维持芯片内部反馈回路的完整性。

音频电路NF接地与滤波配置

• NF引脚处理：直接接100nF电容到地（GND）。
• 可选低通滤波器（推荐添加，提升音频输出质量，滤除高频噪声）：
  • 元件：C135 + R135构成低通滤波。
  • 备选配置：100nF电容 + 22Ω电阻接地。
• 应用建议：调试音频时若有振荡，跟随此电路添加；不加也可，但效果稍差。

音频电路ESD保护设计

• ESD保护器件应用：在音频输出信号路径上添加ESD保护管，以防止静电损坏电路。
• 设计灵活性：由于ESD管封装较小，若焊接难度大，在非严苛环境下也可选择不焊接，电路仍能正常工作。
• 操作实施：从元件库中调用ESD管元件，将其并联接入音频信号线与地之间，确保静电泄放路径畅通。

WiFi 模块设计选择 RTL 理由

• 同类产品用得多，资料好找。
• Linux 内核含 RTL8723 芯片源码。
• 原厂适配过此芯片，少走弯路。

RTL8723DS 模块特点

• 支持 WiFi 和蓝牙。
• WiFi 使用 SDIO 接口，蓝牙使用 UART。

音频编解码模组选型经验

• 选型策略（小公司/个人适用）：
  • 大企业有量产可获原厂一对一服务。
  • 小团队难直接联系原厂/代理，先参考同类型热门产品的芯片/模组，实现功能。
  • 后续量产再优化更换，更方便。
• 本项目最终选型：
  • R7L8723DS模组。
  • 核心芯片：则月利 R723DS。
  • 模组厂商集成芯片及外围电路。

WiFi蓝牙模组引脚说明

• 模组特性：支持WiFi（SDIO接口）和蓝牙（UART接口）。
• 项目连接策略：当前产品未使用蓝牙功能，但将UART接口连接至T113-S3，便于后续软件扩展。
• 引脚说明（厂商规格书参考）：
  • 引脚数量较多，包括电源引脚、功耗引脚、WiFi部分引脚、蓝牙天线部分引脚、蓝牙音频低功耗部分引脚。
  • 建议导入规格书中的引脚功能图表，作为原理图绘制的参考。

RTL8723DS 具体引脚功能

• 1号引脚：A&D，直接接地。
• 2号引脚：BT天线（蓝牙天线），连接2.4GHz陶瓷天线。
  • 陶瓷天线体积小，适合空间受限产品，虽稍贵但实用。
• 其他未用模块引脚接地处理。

RTL8723DS 模块低功耗引脚与电源

• NC引脚处理（第3/1/4/4/5号引脚）：
  • 无功能控制引脚，可悬空。
• 低功耗唤醒引脚（第6号）：
  • HOST VRBT：连接T113 IO，用于T113唤醒蓝牙（低功耗场景）。
  • BTWASA HOST：蓝牙唤醒T113（如T113低功耗时接收蓝牙信息唤醒主芯片）。
  • 墙面项目当前未使用，这两个引脚不接。
• VVAT-IN：模组电源输入，连接3.3V（模组为3.3V低功耗供电）。

RTL8723DS WL_DIS & WL_HOST_WAKE 配置

• 12号引脚 (WL_DIS)：WiFi死能（disable）引脚。接上拉电阻，确保模组上电进入死能状态。
• WL_HOST_WAKE：WiFi唤醒主控引脚。可接T113-S3 GPIO，WiFi收数据时唤醒主设备。本项目未用低功耗模式，直接接上拉电阻。
• SDIO引脚 (DAT0~DAT3、SDCMD、SDCLK）：WiFi SDIO接口，用于数据通信。

RTL8723DS 模组 SDIO 接口详解

• SDIO 接口组成：
  • DATA0-DATA3：用于 WiFi 数据传输的 4 位数据线。
  • CLK：WiFi SDIO 时钟线。
  • CMD：WiFi SDIO 命令线。
• 设计要点：
  • 该模组遵循标准 SDIO 协议，后续原理图设计需将这些引脚直接连接至 T113-S3 对应的 SDIO 接口。
  • 只要主控芯片支持 SDIO 模组，即可通过此接口进行通信。

RTL8723DS 后续引脚配置 (31-44号)

• 上游电话模式引脚：未用，接上拉电路固定高电平，避免悬空干扰。
• PCN (蓝牙音频接口)：项目未用，可悬空。
• 31# HND：接地。
• 32# NC：悬空。
• 33# HND：接地。
• 34# BT (狼牙DISABLE，死能引脚)：接SARLA死能卡。
• 36# HND：接地。
• 37-40# NC：全悬空。
• 41-44# 狼牙创口 (UART)：通过创口连接。

带流控UART模块引脚说明

• 外围引脚描述：
  • TXD out：模组TX输出（对应ITout）。
  • RX in：模组RX输入（对应Bin/RS）。
  • RTS/CTS：流控引脚，支持硬件流控。
• 应用：连接至支持流控的UART模块。

UART模块原理图绘制开始

• 打开工程，进入net模块（网络模块）。
• 从元件库拖入UART元件（编号1），放置到原理图中。
• 点击确认开始连接。

RTL8723DS 前3引脚具体连接

• 1号引脚 (A/D)：接地。
• 3号引脚 (A/D)：接地。
• 2号引脚 (BT天线)：连接2.4GHz陶瓷天线。
  • 天线一端接地。
  • 另一端悬空。

RTL8723DS 模组后续引脚连接

• 未用引脚处理：标记NC（非连接）标识，包括定空话模式引脚和8号引脚。
• 9号引脚 (VBAT)：连接3V3电源供电。
• 电源命名优化：添加短接符，引入WiFiVCC专用电源标签，统一模组所有电源连接，便于区分通用3V3与WiFi电源。

RTL8723DS 引脚10-12配置

• 警告处理：使用电源符号短接创建设计，查看电源路径清晰（3V3也可），警告无影响。
• 10-11号引脚：NC，悬空。
• 12号引脚（使能）：接10k上拉电阻到VCC。
  • 参考电路用排阻（体积小、焊接方便）。
  • 排阻型号：搜索确认中。

RTL8723DS SDIO 上拉电阻排组设计

• 排组选型与放置：使用10kΩ上拉电阻排组（4脚并联型），方便后续PCB布线。
• SDIO引脚覆盖：两排排组对应8个SDIO引脚（1~8号），全部添加上拉。
• 上拉供电：统一连接3.3V电源。
• 地连接完成：模组银角（GND）接完。
• 后续连接：SDIO部分地线接到T113-S3芯片端。

RTL8723DS 模组后续引脚连接细节

• SDIO标签命名：使用WirelandSDIO标签，复制到B2等其他引脚。
• A/D引脚：连接GND。
• NC处理：所有NC引脚添加非连接标识，不实际连接。
• PCN引脚：项目未用蓝牙音频，添加非连接标识。
• VDDIO引脚：连接3.3V电源。
• SUSCLK引脚：低功耗模式的时钟输入。

RTL8723DS 10k上拉与NC接口配置

• 10k上拉电阻应用：特定引脚接10k上拉至电源，避免悬空状态误将外界信号当作有效输入。
• 复制连接技巧：可从参考图复制上拉电路，提高绘制效率。
• NC接口处理：确认该接口为NC（无连接），添加非连接标识（No Connect）。
• 符号封装通用性：设计适应RTL8723系列（DS/BS版本），封装与符号可共用。

RTL8723DS 模组引脚修正

• VBATN 引脚：NC，添加非连接标识。
• AGND 引脚：接地（GND）。
• 41号引脚：UART RTS引脚，右键修改器件命名至UART RTS。

RTL8723DS SDIO 接口连接到 T113-S3

• SDIO部分连接：接到T113-S3 PG0~PG5引脚。
• UART部分连接：接到T113-S3 PG6~PG9引脚。
• SDC接口映射（参考文档4.4节）：
  • SDC0：用于SD卡。
  • SDC1：用于SDIO。
  • SDC2：用于eMMC。
• 设计要点：不同外设连接对应不同SDC通道。

WiFi蓝牙模组 IO 口具体分配

• WiFi模组：连接T113-S3 PG0~PG5 IO口。
• 蓝牙部分：可连接其他IO，但为方便设计时分组至PG6~PG9（对应UART1接口）。
• 设计逻辑：芯片设计将WiFi与蓝牙部分相邻放置，便于统一连接。
• 后续步骤：返回原理图，连接这些接口。

RTL8723DS UART流控与T113 IO连接

• UART流控引脚连接：
  • 41号引脚命名UART RTS。
  • RTS接CTS，CTS接RTS（交叉连接）。
  • 实现一边控制、一边接收的硬件流控逻辑。
• 连接T113 IO：
  • 处理完流控后，将引脚拉线，参考接线图逐个连接到T113 IO。
  • 未用GPIO打非连接标识（NC）。
• 蓝牙部分连接：
  • 左侧蓝牙窗口，逐个拉出引脚。
  • 第一个TS引脚，复制放置连接。

RTL8723DS WiFi电源优化与SDIO信号电阻

• 未用引脚处理：剩余两个未用引脚添加非连接标识（NC）。
• WiFi电源优化：电源部分添加绿波电容，使电源更干净。
• SDIO CLK信号处理：添加33Ω电阻，避免高频CLK信号反射。
• 文档参考：上方示意图显示33Ω电阻位置，直接添加至对应位置。

LCD与触摸屏原理图设计概述

模块组成

• 三部分原理图：LCD接口、TP接口、LCD背光电路。

支持接口类型

• PF3S3/T113-S3 支持多种屏幕接口（如RGB、LVD…）。
• 参考：硬件的设计指南 1.8 章节。

项目屏幕型号与接口细节

• 两种型号：不带TP的只有一个屏幕排线；带TP的多一个小的TP排线。
• 项目选用：带TP的右边款。
• 屏幕排线：30-pin排线，用于显示。

屏幕规格与FPC连接器选型

• 屏幕排线规格：30-pin，间距0.5mm，直接决定板卡端子间距规范。
• FPC连接器选型：嘉立创商城搜索**“30屏的0.5mmfpc”，选fpcok**型号，用于板卡与屏幕连接。
• TP排线：独立的小型排线。
• 资料获取：向供应商索取对应屏幕引脚说明资料。

屏幕FPC连接器最终选型

• 规格：FPC 6PIN 0.5AM端子。
• 触点类型：上阶或下阶（触点在上方或下方），原理图设计时详述。
• 参考资料：厂家产品规格书 + 屏幕驱动芯片手册，核对描述一致性。
• 规格书检查：查看屏幕三次屏的营销含义，1-2-3号营销为背光营销。

屏幕背光与供电原理

• 背光控制逻辑：
  • 屏幕背光通常由LED驱动电路控制，通过MIPI接口传输指令和图像数据。
  • 核心流程：主控发送指令 -> 点亮背光（LED灯） -> 显示图像。
• LED背光引脚定义：
  • LEDA：背光阳极（Anode）。
  • LEDK：背光阴极（Cathode）。
  • 需注意LED背光具有正负极性，连接时需严格区分。
• 屏幕供电引脚：
  • VCI：系统供电，典型电压 2.8V。
  • IOVCC：接口供电，典型电压 1.8V。
  • 确保供电电压符合规格书要求，以保证屏幕逻辑电路正常工作。

屏幕复位 TE PWM 引脚设计

• 供电选择：接3.3V（而非1.8V），方便板卡设计。
• 复位引脚 (RESET)：屏幕驱动芯片复位信号，低电平有效。默认拉高即可，也可接T113控制。
• TE引脚：屏幕驱动芯片状态引脚，本设计未使用，直接悬空。
• PWM引脚：列出但未使用，通过LED背光调节亮度。

MIPI DSI 接口引脚与差分信号

• 标准MIPI DSI引脚：D0P/D0N、D3P/D3N、CLKP/CLKN。
  • 前者发送数据，后者为时钟信号。
• 差分信号 (P/N)：抗干扰能力强（如之前HPM32的485课程介绍）。
• 接口优势：抗干扰能力更强。

MIPI DSI 接口特性与优势

• 接口组成：包含数据通道（Data Lane，如 D0P/D0N 到 D3P/D3N）和时钟通道（Clock Lane，CLKP/CLKN）。
• 差分信号传输：采用 P/N 差分信号，具备极强的抗干扰能力，确保高速显示数据传输的稳定性。
• 工作模式：
  • 高速模式：用于传输图像数据，支持多 Lane 配置（如 4 Lane），带宽可达 1.5Gbps/Lane。
  • 低功耗模式 (LP)：在待机或低数据量场景下使用，对电池供电的移动设备至关重要。
• 应用广泛性：因其高带宽、低功耗及抗干扰特性，成为现代智能手机及平板设备屏幕接口的主流选择。

MIPI DSI 接口 Lane 配置与应用

• Lane 数量灵活配置：虽然标准 MIPI DSI 支持多达 4 Data Lane (D0P/D0N 到 D3P/D3N)，但实际应用中 Lane 的数量取决于屏幕尺寸与分辨率。
  • 小尺寸屏幕：如 3 英寸或 4 英寸屏，通常仅需 1 Lane 或 2 Lane 即可满足带宽需求。
  • 设计灵活性：Lane 的具体使用数量由屏幕厂商的设计决定，设计时需参考具体屏幕规格书。

TP 触摸屏接口设计

• 接口规范：项目选用 6-pin、0.5mm 间距的 FPC 连接器。
• 信号功能：
  • INT (Interrupt)：触摸中断信号，当手指触控屏幕时触发，通知主控读取坐标数据。
  • SDA/SCL：标准的 I2C 通信引脚，用于主控与触摸芯片之间的数据传输。
  • RST：复位引脚，用于初始化触摸芯片。
  • VDD/GND：电源与地线。
• 设计要点：TP 接口通常采用 I2C 协议，设计时需确保 SDA/SCL 引脚连接正确，并预留中断引脚以实现高效的事件响应。

TP 接口引脚上拉与复位设计

• RST引脚：低电平有效复位，默认直接拉高即可。
• 上拉电阻配置：INT、SDA、SCL、RST 四个引脚均接10k上拉电阻拉高。
  • I2C接口默认需上拉。
  • INT中断引脚也加10k上拉。

TP连接器选型与原理图绘制

• 连接器规格：30Pin 0.5mm下接（bottom-contact）FPC连接器。
• 选型原因：匹配屏幕排线实际连接方向（屏幕线从下方接入）。
• 绘制准备：搜索嘉立创库“30Pin 0.5mm下接桩子”，用于屏幕排线连接。

屏幕与TP原理图工程实现

• 工程创建：在现有工程中新建名为 display 的原理图页，用于存放屏幕与触摸屏电路。
• 器件放置：将选定的 30-pin FPC 连接器放置到原理图中，作为屏幕信号的物理接口。
• 网络连接：依据屏幕规格书定义的引脚功能，将连接器的引脚与 T113-S3 的对应接口网络进行映射连接。
• 设计思路：通过将屏幕接口与触摸屏接口模块化绘制，确保原理图清晰易读，便于后续 PCB 布局时进行信号完整性处理。

屏幕FPC连接器引脚反转映射

• 线序规则：板卡1号引脚对应屏幕30号引脚，30号对1号，线序完全反转。
• 30号引脚：NC，放置背光连接标识。
• 背光引脚拉出：参考规格书，30到25号引脚统一放置1到6、4、3号背光标识。
• 绘制注意：原理图需严格按反转线序连接，确保板卡与屏幕排线匹配。

RTL8723DS MIPI DSI 引脚接地与连接

• 32/31号引脚：RTL8723DS焊盘引脚，直接接地。
• 24/7号引脚：Power GND，接地。
• 8/9号引脚：D3n/D3p，拉出连接到 T113。
• MIPI DSI 接口：全部接口引出，后续接T113；可快速挂接或复制常考原理图。

屏幕背光与电源滤波连接

• 背光引脚拉出：首尾引脚为LEDK和LEDA，预留专用背光接口以优化显示效果。
• FPC软排线处理：屏幕部分软排线全部引出。
• 电源滤波设计：模块上加3.3V电流滤波，将电流扣住连接至3.3V。
• LCDVCC连接：参考规格书，用统结符连接3.3V与LCDVCC，网络标识更清晰，电容置于VCC中。

LCD引脚连接T113-S3与PTSI接口

• LCD接口完成：屏幕接口部分绘制完毕。
• 连接步骤：打开新芯片手册，查看第4章4.3节 PTSI接口部分。
• PTSI特性：该接口已绑定（绑定的）。

MIPI DSI PD0-PD9 引脚分配

• PD0-PD9引脚：固定为MIPI DSI接口，用于当前屏幕连接。
• 其他屏幕适配：LVDS屏幕参考LVDSB引脚；RGB屏幕类似参考对应组。
• 原理图操作：在P123工程中定位PD0-PD9，拉出这些引脚。

LCD TE 和 IST 引脚连接

• TE 和 IST 引脚连接：芯片预留对应引脚，IST 接 T20 的 T1 引脚 和 21。
• TP 连接器选型：使用 6PIN 0.5mm 上级光子连接器，因屏幕规格要求上级配置。

触摸屏接口与连接器选型

• 接口定义：TP（触摸屏）部分使用 6PIN 0.5mm 上接式 FPC 连接器。
  • 选型依据：基于屏幕排线结构设计，需采用上接式以匹配安装方向。
• 引脚功能与逻辑：
  • INT：触摸中断信号，手指按下时电平发生变化，用于触发芯片读取操作。
  • SDA/SCL：标准的 I2C 通信接口，用于传输触摸数据。
  • RST：复位信号，采用低电平复位策略。
• 电路配置：
  • 上拉电阻：I2C 接口（SDA/SCL）及 INT 中断引脚均需配置外部上拉电阻，以确保信号稳定性。
  • 复位控制：正常工作时 RST 引脚保持高电平，需要复位时拉低。

触摸屏连接器引脚定义与上拉配置

• 引脚映射：
  • 1号：D。
  • 2号：TP INT（触摸中断）。
  • 3号：TP SDA（I2C 数据）。
  • 4号：IFMC SCR（可能是 SCL，I2C 时钟）。
  • 5号：TP RST（复位信号）。
  • 6号：VCC（3.3V 供电）。
• 连接操作：参考排线顺序，拉出所有引脚并连接到T113-S3 芯片。
• 上拉配置：为 IFMC 引脚 和 复位引脚 添加上拉电阻，提供默认高电平，确保正常工作。
  • 使用电阻组（而非 4 个单独电阻，可选方案）。

TP部分原理图完成与T2连接

• 电阻阵列优化：采用WiFi模块同款电阻阵列（10kΩ），节省PCB布板空间。
• 上拉配置：一端接3.3V，另一端上拉四根信号线（INT、SDA、SCL、RST）。
• 信号复制：Copy 四根线至T2接口位置。
• T2接口连接：将TP四根信号接到T113-S3的T2，查阅手册确认支持I2C的TWI引脚（银浆）。
• TP绘制完成：原理图部分结束，准备后续连接。

TP TWI1 引脚连接 (P10/P11)

• TWI选项：芯片有TWI0 (SDA/SEL) 和 E1 (SCK/SEL)，选择 TWI1: P10 (SCK/SEL), P11 (SDA)，位于主芯片侧。
• 连接开始：P11 → TP SDA；P10 → TP SEL (SCL)。
• INT/复位：接45号引脚（支持IO，也可67），为方便选择45，逐个添加。

背光电路设计

• TP部分完成：TP IST 接 24，TP INT 连接后，触摸屏原理图结束。
• 背光引脚未连接：显示屏背光部分需补充设计。
• 背光电路特点：1串或多串LED驱动，串数依屏幕大小而定。
• 本屏配置：两串LED，规格书有示意图（图模糊，建议下载手册本地查看）。

背光LED结构与驱动要求

• LED串联结构：两串LED，每串4个LED。
  • 连接方式：LEDA接阳极，K接阴极。
• 驱动芯片选型要点：
  • 支持PWM调光。
  • 电流可调，规格书建议**<40mA**，避免影响寿命。

LED 背光驱动电路设计

• 驱动芯片选型标准：
  • PWM 调光支持：必须支持通过 PWM 信号调节背光亮度。
  • 电流可调性：驱动电流需可控，以防止过大电流影响 LED 寿命。
• 芯片应用与计算（NT9201）：
  • 输出电流由外部 RCS 电阻决定，调整电阻阻值即可控制电流。
  • 计算公式：参考芯片手册 ILED 公式。
  • 示例：输出 20mA 电流时，选择 20Ω RCS 电阻。
• 电路实现逻辑：
  • 通过调节 RCS 电阻，精确控制 LED 驱动电流，实现硬件级亮度调节。
  • 利用电流反馈机制，确保背光稳定工作。

参考背光驱动电路电容与电感设计

• 输入输出电容：严格参考参考原理图选型，确保电路稳定性。
• 输出电容耐压选型：选择30V以上耐压值，避免使用3V或5V低耐压电容，提升裕度。
• 电感选型：推荐10mH电感（参考范围14.7-22mH），负载电流小时可灵活调整。

背光电源与使能电路设计

• 电源稳定性测试：实测时检查电源是否偏弱或不稳定，若有则选更大电感档位。
• 续流二极管选型：LMVR240，耐压30V以上、电流500mA以上，用于续流。
• EN/PWM使能引脚：接10K下拉电阻接地，上电前系统未启动时背光不亮，避免鬼影现象。

NT901背光驱动电路原理图实现

• RCS电阻修正：使用10Ω电阻实现20mA输出电流（此前描述有误）。
• LED连接：驱动输出端接LEDA（阳极），下方接LEDK（阴极），电流从LEDA流向LEDK。
• 电路集成：
  • 添加NT901芯片至原理图。
  • 补充输入电容与输出电容（选型参考规格，确保稳定性）。

输出端电感选型与配置

• 搜索与选型：在立方搜索1m0.0603规格，选择50V耐压版本置于输出端。
• 型号复用：输出端使用同一型号，减少物料种类。
• 尺寸优先：选小尺寸电感，便于PCB布板。
  • 示例：避免4mH等体积大选项，布板困难。

背光输出端电感、二极管与电阻放置

• 输出端电感：无正负极，直接放置（规格1m0 0603 50V）。
• 续流二极管：选LMVR240型号（耐压30V以上、电流500mA以上），可复用电源章节同款二极管，复制放置于输出端。
• RCS电阻：10Ω 0603，选1%精度（10Ω一般即为高精度）直接放置。

LCD背光PWM引脚分配

• 电源输入：使用5V供电。
• 输出连接：ADA和ADK接到屏幕背光。
• PWM控制：LCD PWM引脚连接PD22（芯片手册确认支持PWM功能），便于芯片控制背光亮度。

原理图检查与 DRC 验证

• DRC 检查流程：
  • 在 EDA 软件下方找到 DRC 选项卡。
  • 点击 检查 DRC，系统会自动扫描原理图并列出警告或错误信息。
• 问题排查逻辑：
  • 针对扫描出的警告，需逐一核对原理图连接是否正确。
  • 示例：若提示 LCD_CLKN 网络存在异常，需检查该引脚是否误接为单网络或存在连接错误。

原理图检查与修正实践

• 单网络检查：
  • 检查原理图中的网络标签（Net Label）是否正确闭合，避免悬空或未连接导致的 DRC 报错。
  • 针对复杂接口（如 MIPI 或 LCD 信号线），需确保引脚定义与芯片手册完全一致，防止引脚映射错误。

MIPP命名与短接警告处理

• MIPP命名警告：屏幕端连接前注意命名，修复后清空检查。
• 短接警告处理：
  • 点击查看确认是否真短接。
  • 故意短接电源网络，便于清晰查看电池或变压器供电方式。
  • 可排除（副列/负累）警告，因系主动设置。
• 备选：设计规则中调整。

DRC 警告忽略策略 (连接与悬空引脚)

• 主动连接警告：保持为提醒（不改），因系主动连接。
• 原件属性/供应商编号不匹配：不影响（立成S3会更新），检查工程时忽略；贴片时选对芯片（如T113）。
• 引脚悬空警告：逐个检查，主要T113未用引脚（如SD卡），本设计未用 → 忽略。

原理图未用引脚处理与美化

• 未用引脚NC处理：未连接引脚（如时钟输出）添加非连接（NC）表示。
• DRC检查确认：添加NC后清空检查，忽略剩余警告，确认无其他错误。
• 原理图美化：
  • 调整模块位置，使布局更美观。
  • 为模块（如核心模块T113-S3）添加矩形框标示边界。

原理图文本注释与工程整理

• 原理图文本添加：
  • 在工程中添加必要的文本说明（如“T113-S3”），用于标识模块功能及关键参数，提升原理图的可读性。
  • 文本属性设置：可调整字体大小（如设置为0.5英寸）和样式（加粗、斜体等），确保在打印或查看时清晰可见。
• 工程模块化整理：
  • 将各个功能模块（如电源、音频、屏幕等）进行位置摆放优化，使整体布局更整洁。
  • 通过添加矩形边框对模块进行物理分区，明确各部分功能边界，方便后续维护与工程复用。
• 最终工程交付准备：
  • 工程的规范性直接影响最终开发效果，即使某些DRC警告（如主动连接或未用引脚）被忽略，也需确保核心逻辑（如电源、信号完整性）已通过人工核对。
  • 保持工程文件的整洁与文档化，有助于后续PCB布板阶段的快速导航与调试。

Linux板卡PCB设计特殊注意点

• 与低速单片机板卡区别：
  • 低速板：无高速信号，IO少，走线随意，只要连接上即可跑。
  • Linux板：有高速信号（如SDIO、显示屏、USB），走线需特别注意。
• 新概念预告：阻抗匹配、差分走线、等长走线、三刀六原则、连程设计等（初看可能懵）。

PCB走线流程步骤

• 布线挑战：PCB布线耗时，需要不停调整修改。板卡体积小、元件多、线多，无法像简单板卡逐根连线。

• 教学思路：先了解流程步骤，每步做什么。

• 流程步骤：

  1. 方案设计。
  2. 元件摆放。
  3. 叠层设计。
  4. 阻抗规则设计。
  5. 走线宽度与设计要求，最后开始走线。

PCB布线检查与模块布线指南

• 布线后检查步骤：走完所有线后，了解具体检查流程，每步做什么。
• 结合芯片硬件设计指南：讲解各模块布线注意点，重点高速模块（SDIO、MIPI屏幕、音频电路）的设计要点。
• 简单模块处理：按键、LED灯等快速布线。
• 核心模块走线规则：
  • 阻抗匹配：信号传输匹配。
  • 差分走线：等距走线。
  • 等长走线：并行信号同步。
  • 逐个模块讲解具体走线方法。

PCB设计这一步总结：从检查到模块优化，形成完整布线闭环。

PCB板框设计

• 设计起点：PCB板框设计是PCB设计的首要步骤，板卡尺寸直接受限于最终的结构设计。
• 结构关联性：
  • 屏幕位于前方，外壳包裹，后方设有支撑架。
  • 结构限制决定了板卡物理空间，本项目的最终尺寸为 38mm x 75mm。
• 设计思路：
  • 明确最终结构与外壳布局，确保PCB尺寸与结构件完全匹配，避免后期装配冲突。

智慧屏PCB板框设计细节

• 尺寸确定原则：
  • 最终PCB尺寸定为 38mm x 75mm。
  • 尺寸受限于外壳结构、屏幕安装位置及后方支撑架，需确保PCB与结构件完全匹配以避免装配冲突。
• 美观与结构优化：
  • 若PCB尺寸刚好贴合结构边缘，可使外壳边框更窄，提升整体展示效果。
• 圆角设计：
  • 为增加板卡美观度，在PCB的四个角设计 2.54mm 的圆角。

EDA原理图转PCB操作

• 转换流程：
  • 在工程界面点击“转换原理图到PCB”按钮，系统会自动将所有已添加的元器件导入PCB编辑环境。
  • 导入后，所有元件将按照原理图中的逻辑关系准备就绪，等待后续布局与布线。

PCB板框绘制步骤

• 元器件挪位：将导入的元器件整体挪到板框区域旁边，为绘制腾出空间。
• 板框工具调用：点击顶部工具栏板框按键。
• 绘制起始：返回PCB中心点开始画框。
• 单位调整：右键修改单位为mm。
• 尺寸设定：宽度75mm，高度38mm。
• 圆角处理：按推幅键切角，实现圆角效果。

PCB板框最终调整与3D验证

• 板框位置对齐：将板框挪动，使其左下角对齐TCP中心点。
• 圆角添加：选中板框，右键 → 添加 → 添加圆角，设置半径2.54mm（可灵活微调，如2.55mm）。
• 3D预览：切换至3D视图，检查最终板框外观效果。

辅助线绘制与结构匹配

• 辅助线的作用：在PCB设计中绘制辅助线，用于标记Type-C接口、按键及屏幕端子的精确位置。
• 结构匹配原则：
  • 若直接使用课程提供的外壳，必须严格按照设计的辅助线位置进行元器件布局。
  • 这种方式能确保接口（如Type-C）与外壳开孔完美对齐，实现结构与电路的深度集成。
• 自定义设计灵活性：如果选择不使用该外壳，则无需受此辅助线限制，可根据个人需求自由布局。

辅助线绘制实践

• 参考图源：利用现有的PCB布局图作为参考，在工程中绘制对应的辅助线。
• 设计思路：通过这些线段明确外壳内部的物理边界和功能区域，作为后续PCB布局的“导航图”。

PCB板框辅助线测量与绘制

• 板框尺寸测量：使用长度符号工具，先选中心点左键点击拉至右侧，再向上拉测得75mm宽度；类似方法测高度。
• 板框辅助线绘制：选上方点向下拉至下方点，再向右拉，生成板框大小辅助线。
• 额外辅助线：绘制6.5mm辅助线，用于放置台湖系的框。

按钮与屏幕辅助线绘制

• 6.5mm辅助线：从上方点向下拉至下方点，设置为6.5mm（拉不到可后续修改）。
• 7.0mm辅助线：下方点重复步骤，向右拉7.0mm。
• 按钮位置线：底部按钮离左边距16mm，在此处拉辅助线。
• 屏幕中心点：标记屏幕中心位置作为光子参考。

屏幕与螺丝孔定位设计

• 屏幕中心点定位：
  • 屏幕中心点距离底部边框的距离为 16mm。
  • 屏幕的中心点设计需与PCB的中心点对齐，以确保最终装配时屏幕位置准确。
• 螺丝孔（固定孔）定位：
  • 螺丝孔中心距离PCB侧边距离为 2.92mm。
  • 螺丝孔的设置是为了将PCB稳固地安装在外壳结构中，防止松动。

螺丝孔辅助线精确调整

• 螺丝孔辅助线：修改为2.92mm，放大视图确保线条垂直，拉至中心点。
• 按钮位置辅助线：两个按钮位置，右边距44.6mm，重新拉线修正偏差。

螺丝孔焊盘放置与辅助线收尾

• 螺丝孔焊盘放置：在辅助线中心点放置焊盘，作为螺丝孔使用（两个孔位）。
• 按键间距参考：一侧4.6mm，另一按键离其左边5.3mm，放置后从按键湿应侧连接。
• 辅助线确认：整体辅助线绘制完成，可快速布出线路。

螺丝孔与辅助线细节

• 螺丝孔参数：
  • 外圈直径：5mm
  • 内圈（孔）直径：3.2mm
• 辅助线与定位：
  • 螺丝孔辅助线需精确对齐至中心点，确保垂直度。
  • 通过复制（Copy）与辅助线对齐，确保PCB左右两侧的螺丝孔位置完全对称。
• 3D预览验证：
  • 完成辅助线与焊盘放置后，可通过3D视图检查孔位布局是否符合结构设计要求。
  • 确认PCB上的孔位与外壳结构是否精准重合。

PCB板框设计完成与六层板扩展

• 辅助线清理：螺丝孔位设计完成后，删除两条参考辅助线。
• 板框设计总结：完成板卡尺寸设计、两个螺丝孔位放置及辅助线添加，查看整体效果。
• 六层板扩展：课程主用四层板设计，为学习更多技能提供六层板工程（右侧工程文件），学习完四层板部分后可切换使用。

6层板PCB设计优势分析

• 堆叠紧凑性：相比4层板，6层板的堆叠更加紧凑，从而显著减小了PCB的整体物理面积。
• 信号层扩展：通过增加信号层（如顶层、底层及内部信号层），布线灵活性大幅提升，可根据需求更自由地规划信号走向。
• 电源与地平面配置：
  • 6层板支持更灵活的多层地平面（GND）和电源平面（Power）配置。
  • 示例工程采用两层地平面加一层电源平面的组合，有效提升电源完整性与信号质量。
• 设计灵活性：在复杂设计中，更多的层数允许更优的阻抗控制和信号隔离，适合对性能要求更高的应用场景。

电源地平面设计优势与旁中口工艺

• 电源地平面好处：
  • 抑制电源寄生电感，减少板卡耦合。
  • 铺铜改善热处理，对电池产品散热至关重要。
• 旁中口工艺（嘉立创特色）：
  • BGA或紧凑板卡走线受限时，在焊盘上打盲孔。
  • 提升走线灵活性，减小PCB面积。
• 四六层板测试：课程已验证两种板型效果。

6层板实物效果与沉金工艺

• 实物对比：小板为6层板，堆叠更紧凑；大板为4层板。
• 应用场景：产品对PCB尺寸限制紧时，用多层板设计缩小体积。
• 沉金工艺：与普通PCB效果区别明显。
• 缺点：稍贵一点。
• 打样优惠：非量产打样测试，可领6层板打样券；登录嘉立创官网 → 右上角下单平台 → 往下拉至下方获取。

多层板设计适用条件

• 高元件密度：板卡元件密度高、使用BGA封装或小型IC、4层板走线困难时，用6层或更多层板。
• 信号完整性严苛：对信号完整性及EMC要求高时，多层板提供更好阻抗控制与隔离。
• 设计参考：学习完4层板设计后，可参考6层板设计，增加灵活性与余度。
• 打样速度：嘉立创优惠券中心领PCB免费券，3-4天出板卡，速度快。

PCB 元件布局策略

• 核心原则：元件摆放应遵循“先大后小”的原则，先确定主控芯片等核心大元件的位置，再进行外围电路的布局。
• 布局灵活性：布局没有绝对的固定标准，更多依赖于个人的设计经验和习惯。对于初学者，如果摆放后布线困难，可以尝试调整板框大小或重新规划元件位置。
• 布局参考：若元件摆放后布线空间不足，应优先考虑优化大元件的相对位置，通过减少信号交叉来简化后续布线难度。

PCB模块布局参考

• 跟随课程板卡设计：PyPC输入与电源模块置于板卡一侧；中心空框为核心板，包括T113-S3最小系统（芯片、外围电路、Flash）；外围为屏幕、背光、麦克风、扬声器、WiFi模块。
• 摆放灵活性：无固定标准，即使重新设计也难以完全相同；初始位置后，可在布线时微调调整，小幅差异无碍，确保走线顺畅。

PCB 元件布局操作指南

• 辅助工具使用：
  • 若在 PCB 布局时无法识别器件，可回到原理图界面，通过“交叉选择”功能选中器件，系统会自动在 PCB 界面高亮定位。
  • 放置核心器件（如主控芯片）时，应先将其移动至板卡中心位置，后续再根据走线需求进行微调。
• 布局流程建议：
  • 先大后小：优先摆放主控芯片（如 T113-S3）、Flash 等核心大元件，确定整体框架。
  • 模块化放置：将晶振电路、复位电路等功能模块作为整体进行摆放，确保信号路径最短。
  • 灵活调整：布局无绝对标准，初始摆放仅为参考，布线过程中可随时根据空间和信号交叉情况进行微调。

PCB 电阻与试音线布局调整

• 电阻拖拽与旋转：将电阻拉到右侧，按住空格键旋转元件，对齐两边位置。
• 试音线重合处理：试音线可重合放置，按键后永续线在试音线内，无影响。
• 位置对齐：按照设计图调整元件位置，确保后续完全重现。

主芯片与屏幕模块初始布局

• 主芯片位置调整：触摸定位后放置芯片一侧，观察芯片位置与下方引脚连接，选择芯片按空格键旋转至上方引脚对齐。
• 布局后续处理：位置初步摆放，后续布线时微调；删除不必要辅助元件，完成当前模块。
• 屏幕背光模块放置：返回原理图选择display分类，找到屏幕相关元件，右键交叉选择或目标选择导入PCB开始布局。

屏幕模块PCB布局实践

• 屏幕放置：拖拽屏幕到位置，按空格键旋转，对准中心点（避免对Y轴偏移，便于连接），轻微偏差无碍。
• 后续模块：按顺序放置TP装置和背光于下方。
• 参考建议：不会摆放可打开最终参考工程查看模块位置，自己尝试布局。

DCDC电源模块布线注意事项

• 模块思路：大致就是这个思路。
• DCDC降压特性：这是一个DCDC降压模块，布线时有一些注意点。
• 布局策略：先摆好位置，后面布线时再详细解释。
• 屏幕提及：两个红视屏幕的Vivo。

TP 与屏幕接口布局要点

• 距离固定：TP装置与屏幕装置间距需固定，以匹配屏幕模组物理连接要求。
• 布局顺序：先摆放屏幕，再放置TP装置于下方。
• 位置对齐：TP装置对准屏幕中间位置，上拉电阻置于TP中间。
• 电源靠近：TP装置摆放靠近其电源连接引脚位置，后续微调。

屏幕与TP涌排线间距设计

• 物理间距要求：屏幕涌排线与TP涌排线出点位置固定，中心点间距9.77mm。
• 辅助线绘制：参考实际屏幕模组，在PCB上画辅助线标记9.77mm距离，确保布局精确。
• 容差说明：略微偏差（如一点点差）不影响设计效果。
• 图层优化：若辅助线显示难看，可在图层中过滤调整。

YPi模组PCB布局调整

• 网络块复制：选择YPi模组相关网络块，复制后通过交叉选择拖入PCB。
• 天线放置：天线置于上方，旋转使引脚长度尽可能短。
• 排针调整：双排针向下放置，确保走线路径尽可能短。
• 电源元件拉近：将电流/电源主元件拉近模组，优化走线长度。

ESP与Flash按键模块添加

• ESP管处理：ESP管体积非常小，手工焊接时可选不焊，无影响。
• 按键模块添加：将按键模块添加到布局中。
• Flash相关：添加Flash电路及Flash烧录按键，完成模块集成。

Flash 存储模块布局

• 位置规划：Flash 芯片放置于板卡上方，确保布线空间合理。
• 布局参考：参考辅助线位置进行放置，避免因空间过小导致后续无法对齐或预留孔位不准确。
• 按键集成：Flash 区域按键应摆放于指定位置，确保与辅助线对齐，防止因偏移导致后续操作不便。

Flash按键辅助线与布局

• 辅助线调整：按键摆放后，拉辅助线并修改尺寸为5.3mm，匹配实际位置。
• 部位按键放置：摆放部位按键电路于宽松区域，位置随意，空间较大无严格要求。
• 布局完成：位置大致调整好，准备后续步骤。

PCB 布局辅助线与定位规范

• 辅助线应用：在 PCB 布局中，通过绘制辅助线并标注精确尺寸（如 5.3mm 的按键间距），能够有效确保元件位置与物理结构（如外壳孔位）对齐。
• 布局宽松度处理：对于空间充裕的区域（如部分功能按键），布局可相对随意，重点应放在空间受限的关键模块（如 Flash 和屏幕接口）的精确对齐上，防止因偏移导致后续装配困难。
• 布局调整逻辑：在完成初步摆放后，通过微调辅助线尺寸和元件位置，确保 PCB 整体布局符合物理结构要求。

USB 电源路径设计规范

• 电流走向原则：电流从 USB 接口进入后，必须先经过电容滤波，再进入 DC-DC 芯片，最后进行输出。严禁反向或跳过电容直接连接，以保证电源的稳定性与纹波抑制。
• 布局关键点：在 PCB 布局时，需确保输入电容紧邻电源芯片引脚，维持电流路径最短，避免因走线过长引入干扰。